Устройство для защиты памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП СА ИЕ ИЗОБРЕТГНИЯ(13) б 18741 Своз Советских Социапнстических Республик(22) Заявлено 010277 (21),2448543/18-24 рисоединением заявки% -осударствениый комитетовета Министров СССРпо делам изобретенийи открытий 23) Приоритет 43) Опубликовано.050878 Бюллетень2(72) Авторы изобретения бухович и М.Н.Бобов Заявитель) УСТРОИСТВО АЩИТЫ ПАМЯ 2ра, управляющидинен с выходоаток устройстоно не учитывк защищаемойть обращенияе число раз соты. й вход кото- элемента И.а состоит в ет количество ячейке, аячейке неогижает надежкоммута РОГО СО Недос том, что обращени возможно раниченн ность ра б 25 сИзобретение относится к области вычислительной техники и может быть использовано в ЦВМ.Известно устройство для защиты памяти 11, содержащее регистры, дешифраторы, схемы сравнения адресов и логические элементы И, ИЛИ и НЕ.Однако функциональные возможности такого устройства ограниченные, так как оно не позволяет защищать отдель ные ячейки памяти.Наиболее близким к изобретению по техническоч сущности и достигаемому результату является устройство для защиты памяти 2, содержащее первый .оммутатор, выход которого является вйходом устройства, дешифратора, группа выходов которого соединена со входами второго коммутатора, первая группа выходов которого соединена с единичными входами триггеров группы триггеров, группу элементов И, первые входы которых соединены с выходами соответствующих триггеров группы триггеровэлемент И, первый и второй входы которого соединены соответственно с выходами элемента ИЛИ и датчика времени. Адресйый вход устройства соединен со входом дешиф" ,ратора и с кодовым входом первого Цель изобре е надежности.Поставленная цель достигаетсятем, что устройство содержит группу регистров сдвига, причем информацион. ные входы регистров сдвига соедине-ны с выходами соответствующих эле.ментов И группы элементов И. Управляющие входы регистров сдвига соединены с соответствующими выходами второй группы выходов второго коммутатора, Выход дешифратора соединен с нулевыми входами триггеров группы триггеров. Выходы регистров сдвига соединены с соответствующими входами элемента ИЛИ и датчика времени, а вторые входы элементов И группы .элементов И соединены с настроечным входом устройства.Структурная схема устройства представлена на чертеже.Э 6Устройство для защиты памяти содержит первый коммутатор 1," дешифратор 2, второй коммутатор 3, группу 4 триггеров 5-7, группу 8 элементов И 9-11 группу 12 регистров сдвига 13-15, датчик времени 16, элемент ИЛИ 17, элемент И 18.Устройство работает следу 1 ощим образомВ начальном состоянии устройство подготавливается к работе. При этом на адресный вход 19 устройства подаются коды адресов:ячеек, которые необходимо аащищать, а на настроечный вход 20- число ймпульсов, равное Числу допустимых обращений к данной ячейке. Код ячейки адреса через дешифратор 2 и коммутатор 3 поступает на единичный вход соответствующего триггера, группы 4, при. этом соответствующий триггер (5,7) выдает сигнал на вход группы .8 элементов И, а на второй вход соответствующего злемента И поступают импульсы со входа 20 устройства, которые проходят через открытый элемент И и записываются в соответствующем регистре сдвига груп 1 пй 12 регистров сдвига. При поступлении следующего кода адреса ячейки дешифратор 2 подает на нулевые входы триггеров 5-7 группы 4 сигнал, по которому все триггеры устанавливаются в нулевое состояние.Эатем цикл работы повторяется.Адрес запрашиваемой ячейки поступает со входа 19 устройства на первый вход коммутатора 1 и на вход дешифратора 2, На соответствующем выходе дешифратора 2 появляется сиг, нал, который поступает через коммутатор 3 на управляющий вход соответствующего реристра сдвига группы 12.,Если в этом регистре записано некоторое число разрешенных .обращений, то на его .выходе появляется сигнал, а число разрешенных обращений. к ячейке уменьшается на единицу. Сигналы с выходов группы 12 регистров сдвига поступают через злемент ИЛИ 17"на вход элемента И 18 и на вход датчика 16 времени, который вырабатывает временной интервал,в течение которого Разрешается допуск к запрашиваемой ячейке,памяти. Этот сигнал через открытый-элемент ИЛИ 17 поступает на управляющий вход коммутатора 1 и раз Решает обращение к ячейке в течение сформированного интервала времени.Если в регистре не: записано число Разрешенных обращений, т.е,допуска к ячейке памяти нет, то сигнал на вы 18741 ф ходе регистра не формируется, и допуск к ячейке запрещается.Таким образом предложенное устройство позволяет повысить по сравнению с известник устройством надежность защиты ячеек памяти, так как оно позволяет ограничивать число допустимых обращений к ячейке.Если по ходу программы произошло непредусмотренное обращение к закрытой ячейке, то зто обращение учитывается в дальнейшем при выполнении програьиы и при последнем предусмотренном обращении к этой ячейке разрешения на допуск к ней не будет дано. 5 0 Формула изобретения Устройство для защиты памяти, содержащее первый коммутатор, выходкоторого является выходом устройства,дешифратор, группа выходов, которого Э 1 соединена со входами второго коьюу-татора, первая группа, вьиодов которого соединена с единичными входамитриггеров группы триггеров, группуэлементов И, первые входы которых 5 соединены с выходами соответствующихтриггеров группы триггеров, элементИ, первый и второй входы которогосоецинены соответственно с выходамизлемента ИЛИ и датчика времени, при чем адресный вход устройства соединен со входом дешифратора и кодовымвходом первого кЪмутатора, управляющий вход которого соединей с выходом элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышениянадежности,оно .содержит группу регистров Вдвига 1 причем иНформационные входы регистров сдвига соединены с выходами соответствующих зле ментов И группы элементов И, управляющие входы регистров сдвига соединены.с соответствующими выходамивторой группы выходов второго коммутатора; выход дешифратора соединен с нулевыми входами триггеровгруппы триггеров; выходы регистровсдвига. соединены с соответствующимивходамй элемента ИЛИ и датчика времени, а вторые входы элементов ИгруПпы элементов И соединены с наст роечным входом устройства.Источники информации, принятые, во внимание при экспертизе:1.Авторское свидетельство СССРР 306463, кл. Ч 06 Г 11/00, 1973. М 2.Заявка 9 2361297/24,кл.э ,411 С 29/00,2311.76 по которойпринято решение о выдаче авторскогосвидетельстваиал ППП фПатентфф, г.ужгород,ул.Проектная,4 262/41 Тираж 8 И Государственногопо делам изрбре 3035, Москва, Ж,6 Подписноеомитета Совета Министров СССений и открытийРаушская наб., д.4/5
СмотретьЗаявка
2448543, 01.02.1977
ПРЕДПРИЯТИЕ ПЯ А-3327
ОБУХОВИЧ АНДРЕЙ АНАТОЛЬЕВИЧ, БОБОВ МИХАИЛ НИКИТИЧ
МПК / Метки
МПК: G06F 9/20
Опубликовано: 05.08.1978
Код ссылки
<a href="https://patents.su/3-618741-ustrojjstvo-dlya-zashhity-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для защиты памяти</a>
Предыдущий патент: Многоканальное операционное устройство
Следующий патент: Устройство для тестового контроля цифровых узлов цифровой вычислительной машины
Случайный патент: Преобразователь углового перемещения в электрический сигнал