Ячейка запоминающего устройства

(54) ЯЧЕЙКА ЗАПОМИНЮЩЕГО УСТРОЙС к импульсике, в чаэовано в тающих в Изобретей и вычисл носится ной тех е бы стности, мож ть нспольах, рабействияомагнит апоми х стокаи гаммасловиях спецвейтронов, элезлучений. тройство, обладающее Известсвойствам и до ительного запоминанияля подключения к тригге 1 О информации,рам 1. ожет быть использо стройст ля созд минающих схемго недостатокзования для фик-.ггера в условиях ния за на базе три невозможнос еров, исполь о сации и спецвоз ции тр ейс ия.чейк апоминающего вестна триггер, выпервым вховторой вход одом "Запись формирова" единен со вх строиства, содержащая од которого соединен ом первого элемента И оторого соединен со в расширенн остей для ормации в ез отключ б ных возмож цио лония сохранения спецвоздейств питания. выход - с первым входо теля, выход которого с дом-выходом халькогенидного элемента памяти (ЭП) и первым входом второго элемента И, прямой и инверсный выходы которого соединены с соответствующими входами триггерного элемента, второй вход формирователя соединен со входом "Восстановление информации"через конденсатор - со вторьм вхом второго элемента И и с первьи выводом резистора, второй выход которого соединен с общей шиной 21.ЕСЛИ в момент спецвоздействия, особенно импульса гамма излучения, питание устройства не отключено, проводимость формирователя, включенного последовательно с элементом памяти, резко увеличивается и через него протекает так, что приводит к потере информации.Цель иэобретения - еУказанная цель достигается тем,что в ячейку запоминающего устройства,содержащую первый элемент памяти наоснове халькогенидных стеклообра:.ных полупроводников, триггер, выход ко"торого соединен .со входом первого элемента И, другой вход которого соединенс первои шиной управляющего импульса,а выход - со входом первого формирователя, введены второй элемент памяти на основе халькогенидных стеклообразных полупроводников, второй формирователь и второй, третий, четвертыйэлементы И, причем первый вход второго элемента И подключен ко второй шине управляющих импульсов, второйВход второго элемента И соединен совторым входом первого элемента И иподключен к первому выходу триггера,выходы первого и нторого элементов Иобъединены и подклочены ко входу первого элемента памяти и ко входу первого Формирователя;выход первого элемента памяти соединен с общей шиной,подкпоченной к первому формирователю, ныход которого соединен с первымустаноночньи входом триггера, второйвыход которого соединен с объединенными вторымп входами третьего и четвертого элементов И; первый входтретьего элемента И подключен к первой шине управляющих импульсов, первый вход четвертого элемента И подключен ко второй шине управляющихимпульсов; выходы третьего и четвертого элементов И объединены и подклочены ко входу второго элемента памяти и ко входу второго формирователя; выход второго элемента памятисоединен с общей шиной подклоченФ40ной ко второму формирователю, выходкоторого соединен со вторым установочным входом триггера, В ячейке запоминающего устройства элементы Ивыполнены в виде диодных сборок,45На чертеже представлена принципиальная схема запоминающего устройства,Ячейка представляет собой симметричную схему, состоящую из двух час-тей, подклоченных к триггеру и шине50питаня,Одна из частей состоит из элемента1 памяти ЭП), выход которого соединенс общей шиной, подключенного к формирователю 2, выход которого соеди.нен с первым установочным входомтриггера 3, вход - со входом элементапамяти и объединенными выводами элементов И 4 и 5, первые входы которыхсоединены с соответствующими шинами(входами) б и 7 управляющих импульсов,а вторые объединены и подключены кпервому выходу триггера 3,Вторая часть ячейки состоит изэлемента 8 памяти (ЭП), выход которого соединен с общей шиной, подключенной к формирователю 9, Выход формирователя 9 подключен ко второму установочному входу триггера 3, объединенные вторые входы элементов И 10, 1ко второму выходу триггера 3, Элементы И 4,5,10,11 выполнены в нице диодных сборок,До подачи сигналов на входы 6 и 7триггер 3 функционирует н соответствиис поступающими на его входы сигналами; ЭП 1 и 8 находятся но вклоченном(низкоомном ) состоянии.До спецноздействия, во время негои после его окончания схема работаетбез отклонения питания,Ячейка функционирует следующимобразом,При подаче первого управляющегоимпульса, предупреждающего о началевоздействия, на вход 6 и при наличии,например, на втором выходе триггераЗлогического "0" на выходе элементаИ 10 импульс,-напряжения отсутствует,а поскольку на первом выходе триггера 3 в этот же момент имеется логическая "1", на выходе элемента И 4появляется импульс напряжения, который поступает на вход ЭП 1 и переводит его в выключенное (высокоомное)состояние, При этом напряжение навходе формирователя 2 повышается, ина первый установочный вход триггерЗподается логический "О", Состояниетриггера фиксируется.Второй управляющий импульс подает"ся на вход,7 после окончания воздействия. При этом на выходе элементаИ 11 импульсы напряжения отсутствудт,в то время как на выходе элементаИ 5 появляется импульс напряжения,который поступает на вход ЭП 11 пере"водит его во включенное состояние;напряжение на входе формирователя 2понижается; на первый установочныйвход триггера 3 поступает логическая"1", Триггер начинает функционироватьв соответствии с поступающими на еговходы сигналами,Если при подаче управляющего импульса логический "О" имеется. напервом выходе триггера 3, аналогичным образом работает вторая частьячейки,Применение данного изобретения,заключающегося в использовании двухЗП, четырех элементов И и двух формирователей, подключенных параллельноэлементам памяти, позволит обеспечитьсохранение информации триггера вовремя спецвоздействия без отключенияпитания.10формула изобретения1, Ячейка запоминающего устройства, содержащая первый элемент памя ти на основе халькогенидных стекло- образных полупроводников, триггер, выход которого соединен со входом первого элемента И, другой вход которого соединен с первой шиной управляющего импульса, а выход - со входом первого формирователя, о т л и - ч а ю щ а я с я тем, что,с целью расширения функциональных возможностей устройства, в него введены второй элемент памяти халькогенидных стеклообразных полупроводников, второй формирователь и второй, третий, четвертый элементы И,причем первый вход второго элемента И подключен ко второй шине управляющих импульсов, второй вход второго элемента И соединен со вторьм входом первого элемента И и подключен к первому выходу триггера,выходы первого и второго элементов Иобъединены и подключены ко входупервого элемента памяти и ко входупервого формирователя, выход первого элемента памяти соединен с общейшиной, подключенной к первому форчирователю, выход которого соединен спервьи установочньм;входом триггера,второй выход которого соединен с объединенньии вторьии входами третьегои четвертого элементов И, первый входтретьего элемента И подключен к первойшине управляющих импульсов, первыйвход четвертого элемента И подключен ко второй шине управляющих импульсов, выходы третьего и четвертого элементов И объединены и подключены ко входу второго элемента памяти и ко входу второго формирователя,выход второго элемента памяти соединен с общей шиной, подключенной ковторому формирователю, выход которого соединен.со вторым установочньквходом триггера,3, Ячейка по и, 1, о т л и ч а ющ а я с я тем что элементы И вьяолнены в виде диодных сборок,Источники инФормации,принятые во внимание при экспертизе1, Заявка У 2478663/18-23,кл. Н 03 К 29/08 22,04,77,2, Авторское свидетельство СССРУ 669477, кл, Н 03 К 3/286, 28,02,798/ч/49 В. ШагуринуноваКоввектов Составитель Федотов Техоеп С.Мичик каз 9739/27 Тираж 991 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035 Москва ЖРащская наб. 8. 4 Филиал ППП "Патент",г. Ужгород, ул. Проектная, 4