Устройство динамической памяти

Союз Советских Социалистических Республик(11) 611299 ДЕТЕДЬСТВУ АВТО Дополнительное к авт. свл-д 22) Заявлено 10.01,72 (2 с прнсоелинением заявки 23) Прнорц нет43) Оцублнкоцано 15.06 45) Дата отублсования 738287/1 8 - 2 К 1 03 К 17/02 осударственнын номнтетСовета Мнннстров СССРоо делам нзооретеннйн атнрь тнй 8,Боллетень Ме 2(71) Заявит Г 1 роекто-конструкторский институт коцвейеростроец 4) УСТРОИСТВО ДИНАМИЧЕСКОЙ ПАМЯТИ ычис- льзова Изобретение относится к области влительной техники и может быть испоно в автоматике и других ,областях тпри построении счетчиков, регистров,пределителей и т,. и.Известно устройство динамическойти, содержащее феррит- транзисторныеиГ 13Однако это устройство имеет раздешины включаюших и выключаючто затрудняет его применение. М ти без ее разрушения,С дельо упро лоция управления и 5 роля в предлагаемое устройство вве две дополнительные феррит-трацзист ячейки, нулевой вход первой из кото обьедине с едицичным входом второ полнительцой феррит-транэсторной я О и подключен к выходу первой феррит зисторцой ячейки, а единичный вход дополнительной феррит-транзисторцой подключен к нулевому входу второй нительной ячейки, вторым нулевым в 1 второй и третьей феррит-транзистор ячеек и шине переключающего сигцаикн тены памя ячей е ы й до- чейки льные цалов,ших сиг-трвнпервой ячейк дополходомых о динамической пвмя- ррит-транзисторные из которых соединен торой, выход второйдом третьей, выход иничным входом перной ячейки, и четыре сов, первая из котоым входом первой фер-. йки, третья - с едий, а четвертая - с м второй феррит-транйс а едставленв фуого устройст кдионал На чертежесхема предложеУстройствопве дополнитепьсоответствецо,товьх импульси 11 включениякой памяти. Каж овине и ячейки 1- 6-9 таксодержит три осные статическиечетыре шиныов и сигнальн те шины 1динвмичеся ячейка выключения я статическ Известно устро тв ти, содержащее три фе ячейки, выход первой с единичным входом в с первым нулевым вхо которой соединен с ед вой феррит-транзистор шины тактовых импуль рых соединена с нулев рит-транзисторной яче ничным входом третье первым нулевым входо зисторной ячейки 21. Недостатком атого устройства являетс возможность установления состояния памимеет входы 12 и 13 подготовки и считывания элементов соответственно.В исходном состоянии сигналы на шины6-9 тактовых импульсов не поступают. Ввыключенном состоянии третий тактовый5сигнал, поступающий на шину 8, подготавливает ячейку 3, остальные ячейки не подготовлены (ячейка 4 может быть такжеподготовпена). При приходе второго тактового сигнала считываются ячейки 2, 3 и 5,а ячейка 4 подготавпивается что вызываетсрабатывание ячейки 3, которая подготавливает ячейку 1. Далее третий тактовый сигнал вновьподготавливает ячейку 3, а четверты 9 повторно считывает ячейку 2. Первый тактовый сигнал считывает ячейку 1, вызываяее срабатывание, а ячейка 1 подготавливает ячейки 2 и 5 н считывает ячейку 4,с выхода которой (шина 10) снимается одиночный сигнап включения динамической памяти. В третьем такте вновь подготавливается ячейка З,а сигнап в четвертой ячейке 4 считывает ячейку 2 которая, сработав, считывает ячейку 3, последняя подготавпивает ячейку 1. В первом такте снова сра 25батывает ячейка 1, которая подготавливаетячейки 2 и 5, считывает ячейку 4, этаячейка теперь уже не срабатывает, так какне подготовлена. Затем четвертый тактовыйсигнал считывает ячейку 2, а та - ячейку 303. Лапее цикл работы повторяется,Таким образом, в случае включенной динамической памяти к моменту возможногоприхода снгндпа на шину 7 во втором тактеподготавливаются только ячейки 5 и 2. 35Пришедший сигнап вызовет их срабатываниеи подготавпнвает ячейку 4, при этом с выхода ячейки 5. (шина 11) снимается одиноч-ный сигнап выключения динамической памяти. Одновременно ячейка 2 повторно считывает ячейку 3, которая не срабатывает,так как подготовлена лишь в третьем. такте,поспе чего схема воэврашается. в исходное выключенное состояние.Таким образом, в предпоженном устройстве относительно просто и надэжно осуществ. дено управпение и контроль.форму да изобретенияУстройство динамической памяти, содержащее три феррит транзисторные ячейки,выход первой иэ которых соединен с единичным входом второй, выход второй - с первым нулевым входом третьей, выход которой соединен с единичным входом первойферрит-транзисторной ячейки, и четыре шины тактовых импульсов, первая иэ которыхсоединена с нулевым входом первой ферриттранэисторной ячейки, третья-с единичнымвходом третьей, а четвертая - с первым нупевым входом второй феррит-транзисторнойячейки, о т и и ч а ю щ а я с я тем,что, с цепьюупрошенияуправпения и контроля,введены две допопнитепьные феррит-тран.зисторные ячейки, нулевой вход первой изкоторых объединен с единичным входом второй допопнитепьной феррит-транзисторнойячейки и подключен к выходу первой ферриттранзисторной ячейки, а единичный входпервой допопнитепьной феррит-транзисторнойячейки подключен к нулевому входу второйдополнительной ячейки, вторым нулевымвходом второй и третьей феррит-транзистор-.ных ячеек и шине переключающего сигнала.Источники информации, принятые во внимание при экспертизе;1. Гуревич Е. Н. и др, ферро-транзисторные элементы и их применение в цифровыхавтоматических устройствах, М., 1963,с. 159,2. Магнитные цифровые элементы, М.,фНаукаф, 1968, с. 63.Заказ 3168/44 Тираж 1086 . Подписное ЦНИИПИ Гасударственного комитета. Совета Министров СССР по депам изобретений и открытий 113035, Москва, Ж, Раущская наб, д. 4/5 филиап ППП фПатент, г. Ужгород, уп. Проектная, 4