Устройство для управления записью и считыванием информации

Совоз Советских Соцналнстниескнх РеспубликОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДВТЕЛЬСТВУ) Заявлено 29.10 4 (21)2071484/181) М 11 С 7/О оедииением заявкиГасударственный квинтеСовета Минивтрвв ВССнв делан нзовретвннйн етирвпий Приори(72) Автор изобретено Габибза айджанский институт нефти и химии им, М, Азизбекова аявите(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ЗАПИСЪЮ И СЧИТЫВАНИЕМ ИНФОРМАОИИ2Изобретение относится к области вычисли- держки, вход которого подключен к счетному тельной техники, в частности к области запо- входу первого счетчика, первому входу первого минающих устройств. элемента ИЛИ, выходу второго элемента за. Известно устройство для управления за- держкн и.входу сброса второго счетчика, Счетписью и считыванием янформацни, содержа- иый вход второго счетчика соединен с вторым щее коммутаторы сигналов с цепямн управ входом первого элемента ИЛИ, выходом третьеления 11), Недостатком этого устройства яв- го элемента задержки и входом четвертого элеляется невозможность управления операциями мента задержки, выход которого соединен с яерупаковки и распаковки информации в процес- вым входом второго элемента И. Выходвторого се обращения к запоминающему устройству. элемента И связан с третьими входамн комНаиболее близким к изобретению является, мутаторов, второй вход - с выходом второй устройство для управления записью и считы- схемы сравнения и входом второго элемента ванием информации, содержащее два комму- НЕ, выход которого подключен к первому входу татара, первые регистр н счетчик, подключен- третьего элемента И. Второй вход третьего иые к первой схеме сравнения, вторые регистр элемента И соединен с выходом пятого элеи счетчик, подключенные к второй схеме срав- мента задержки; выход - с четвертыми входанения, элементы задержки, элементы.И, ИЛИ, 5 ми коммутаторов, соединенных через второй, НЕ 2). Это устрйство сложно и недостаточ- третий и четвертый элементы ИЛИ соответстно надежно; венно с третьим, вторым н шестым элементамиЦелью изобретения является упрощение уст- задержки. Выход шестого элемента задержки ройства и повышение его надежности. соединен с третьим входом первого элементаДля достижения указанной цели первые, ИЛИ и входом сброса первого счетчика.входы коммутаторов подключены к выходу пер- На чертеже изображена блок-схема предлв 31ваго элемента НЕ, вход которого соединен с гаемого устройства.выходом первой схемы сравнения и с первым. Устройство содержит регистр 1, счетчик 2, входом первого элемента И. Выход последнего схему сравнения 3, регистр 4, счетчик 5, схему соединен с вторыми входами коммутаторов, сравнения 6, коммутаторы 7 и 8, элементы второй вход - с выходом первого элемента за ИЛИ 9 - .12, элементы И 13, 14 и 15, элементы11 Е 6 и7, элсменты задержки 8 - 23. Ко- хгтаторы состоят из элементов И 2-. - 29 и э.нментов задержки 30 ц 31 и имеюг входы 32 и 33 выс 5 орки.Устройство работает слелукцпгм образом.Выхолные сигналы коммутаторов 7 и 8 в КаЧЕСтВЕ цНЕШНПХ СИГНаЛОВ дЛя ЗаПОМИцгиюцгсго устройства управляют сдвигом в регистрс запоминающего устройства и соответственно записью и считыванием информации в нем цад ЧЕртЕжЕ НЕ ПОКаЗаНО), РЕЖИМ ЗаПИСИ ИЛИ с 1 И- тывдния устанавливается подаЧей слцничцсц.о уровня на вход (32, 33) выборки коммутаторов.В начале процесса записи или считывания сбрасываются счетчики 2 и 5. В регистры 1 и 4 заносятся соответственно число кодов в слове и длина кола в битах. При этом на выхолах схсм сравнения 3 и 6 устанавливаются нулевые сигндлы.Запуск устройства производится единичным сигналом, подаваемым на чствертый вход элемсцта ИЛИ 9. Данный сигнал, пройдя через 2 О элемент задержки 22 и элемент И 15, поступает ца четвертые входы коммутаторов. При этом нд первых вхолах коммутаторов имеется единичный уровень, а на вторых и третьих - нулевой. Один из коммутаторов формирует импульсы на своем вьгходе, задающие сдвиг информации на олин разряд влево или вправо соответственно при записи или считывании и, кроме того. импульс ца одном из входов элемента ИЛИ 111, который поступает через элемент задержки 20 на счетный вход счетчика 5, ндращи- зо вая его содержимое на единицу, а также на торой вхол элемента ИЛИ 9, вновь запуская устройство ца выполнение вышеописанной операгсии.Данная операция повторяется ло тех пор,35 пока содержимое регистра 4 и содержимое сцстцика 5 не станут равны. В этом случае импульс через элемент И 14 поступает ца третьи входы коммутаторов 7 и 8, в результате чего коммутатор 8 при считывании выдает импульс разрешения выдачи информации из регистра и, кроме того. в обоих режимах импульс, который 1 нсгупдет через элемент ИЛИ 11 и элемент здлержки 19 на вхол сброса счетчика 5, на счетньгй вход счетчика 2, увелицивая его содержимое цд единицу, и ца первый вход элсменгд ИЛИ 9, вновь запуская устройство на формирование импульсов управления записью или с штываццем. Ддццдя послеловательность операций повторяется ло момента, когда содержимое регистране станет равно содержимому счетчика 2, т. е. пска .1 е закончится обработка слова. При равенстве их содержимых через эл лент И 13 ца вторые входы коммутаторов 7 и 8 поступает единичный импульс, а ца первых входах коммутаторов устанавливается нулевой уро вень, цри этом при записи коммутатор 7 выдаст импульс, рдзрешдгоший запись в зд 1 цмицаюшес устройство с последующим цдрдщивацием длреса. Грц считьгвации выходным сигцсг,1 ом комгутаторд 8 производится цардцшвание ;глресд запоминающего устройства и считывание нового слова из запоминающего устройства, и в оооих режимах через элемент ИЛИ 12 и элсмсцт задержки 23 производится сброс счетчика 2 и запуск лля выполнения записи и считывания по третьему входу элемента ИЛИ 9, Г 1 ри этом в устройстве начинается управление обработкой слелугогцего слова.Данное устройство позволяет без значительных аппаратурцых затрат осуществить упаковку и распаковку потока информации цри обращении к запоминающему устройству.Фор,тг,га ггзсбег енгггстройство лля управления запнськ и считыванием информации, содержащее лвд коммутатора, первые регистр и счетчик, подключенные к первой схеме сравнения, вторые регистри счетчик, подключенные к второй схеме с 1 двнения, элементы задержки, элементы И, ИЛИ,НЕ, от,гичаии(еес.г тем, что, с пельн упрощения устройства и повьпцения его надежности,первые входы коммутаторов цо;гклоцены к выходу первого элемента НЕ, вход которого соелинен с выходом первой схемы сравнения и спервым входом первого элемсцта И, выход которого соединен с вторыми вхолдмц коммутаторов, второй вход -- с выхолом первого элемента залержки, вход которого подключенк сцетцому входу первого счетчика, первомувходу первого элемента ИЛИ, вггходу второгоэлемента задержки и входу сброса второгосчетчика, счетный вход которого соединен с вторым входом первого э.гементд ИЛИ, выходомтретьего элемента задержки и входом четвертого элемента задержки, выход которого соелинен с первым входом второго элемента И,выход которого связан с третьими вы:содамцкоммутаторов, второй вход второго элементаИ соединен с выходом второй схемы сравненияи входом второго элемента НЕ, выхол которого полк,почен к первому входу третьего элемента И, второй вход которого сослицсн с выходом пятого элемента задержки, выход третьего элемента И связан с четвертымц вхолдмц коммутаторов, соелццсггцыхчерез второй, трегцйц четвертый элементы ИЛИ соответственно стретьим, вторым и шестым элехгс 1 гггмц здлеркки, выхол шестого элемента задержки сослц.цен с третьим входом первого элемглпд ИЛИ цвходом сброса первого счетчика.Источники ицформагии, принятые во вци. м 11 Ис при эксцс 1 ртцзс:1. Зимин В. А. Электронные вычислите,гьцые машины. М., Машиностроение.971,с. 562.2. Авторское свидетельство ГССР .% 209836,кл. 6 06 Г 3/00, 1970,