Элемент задержки

)5 Н 03 К 5/1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТ С9 вВ ержки и скважножения питания и КОМУ СВИДЕТЕЛЬСТВУ(71) Институт точной механики и вычислтельной техники им.С.А.Лебедева(56) Авторское свидетельство СССРВ 813738, кл, Н 03 К 5/13, 1981.Авторское свидетельство СССРМ 517151, кл. Н 03 К 5/13, 1976. Изобретение относится к импульсной технике и может быть использовано в измерительных устройствах и устройствах вычислительной техники,Известно устройство задержки, в котором задержка фронта выходного сигнала осуществляется путем интегрирования фронта входного сигнала, При этом момент формирования фронта выходного сигнала определяется пороговым уровнем "1" логического элемента и постоянной времени интегрирования звена. К недостаткам известного устройства относятся:- во-первых, нестабильность задержки и скважности выходного сигнала от напряжения питания и температуры, что объясняется изменением собственной задержки устройства и изменением порогового уровня "1", нестабильностью конденсатора интегрирующего звена;- во-вторых, устройство не совместимо с элементами ЭСЛ - эмиттерно-составной(57) Использование; импульсная техника, измерительные устройства, устройства вычислительной техники. Сущность; элемент задержки содержит первую времязадающую цепь, пороговый элемент, С целью повышения точности и стабильности задержки при постоянной нормированной скважности импульсов введены вторая времязадающая цепь, второй пороговый элемент, формирователь входного сигнала, генератор опорного напряжения, блок управления, формирователь выходного сигнала, включенные определенным образом. 3 ил,логики (ИС серии 100, 1500 и др.) и не может быть реализовано на элементах ЭСЛ,Наиболее близким к предлагаемому является элемент задержки. содержащий пороговый Элемент И 2-НЕ, и времязадающую цепь. Известное устройство имеет следующие недостатки;- нестабильность эадсти импульсов от напрятемпературы;- искажает скважность выходных импульсов (отношение периода к длительности импульса);- регулирование времени задержки путем изменения постоянной времени времяэадающей цепи приводит к изменению скважности выходного сигнала;- несовместимость и невозможность реализации на элементах ЭСЛ-типа, т,к. стабильность "достигается включением входа расширения элемента И-НЕ к точке соединения диода и конденсатора времязадаю 1762396щей цепи", Аналогичный вход в элементах ЭСЛ отсутствует.Указанные недостатки не позволяют использовать указанные устройства в измерительной вычислительной технике для регулирования задержки в пределах единиц наносекунд при стабильности и дискретности регулирования в пределах долей наносекунд (десятков пикосекунд),Целью изобретения является повышение точности и стабильности задержки при нормированной скважности выходных импульсов.На фиг, 1 изображена функциональнаясхема устройства; на фиг. 2 - диаграммы напряжений на входах элементов и выходе ф устройства; на фиг. 3 - схема электрическаяпринципиальная включения дифференциального усилителя и времязадающей цепи.Устройство содержит времязадающуюцепь 1 и пороговый элемент 2, вторую времязадающую цепь 3, второй пороговый элемент 4, формирователь 5 входного сигнала, генератор 6 опорного напряжения, блок 7 управления, шину 8 опорного напряжения, формирователь 9 выходного сигнала, причем входом элемента задержки является первый вход формирователя 5 входного сигнала, выход которого через первую время- задающую цепь 1 подключен к прямому входу первого порогового элемента 2, инверсный выход которого через вторую времязадающую цепь 3 подключен к прямому входу второго порогового элемента 4, инверсные входы первого и второго пороговых элементов 2, 4 подключены к выходам блока 7 управления, ко входу которого подключены шина 8 опорного напряжения, прямой выход второго порогового элемента 4 подключен к прямому входу формирователя 9 выходного сигнала, инверсный выход которого является выходом элемента задержки, инверсный вход формирователя 9 выходного сигнала подключен к выходу генератора 6 опорного напряжения и второму входу формирователя 5 входного сигнала, который содержит разделительный конденсатор 10,согласующий резистор 11 и третий пороговый элемент 12, выход которого является выходом формирователя 5 входного сигнала, прямой вход третьего порогового элемента 12 подключен через разделительный конденсатор 10 к первому входу формирователя 5 входного, сигнала, второй вход которого подключен к инверсному входу третьего порогового элемента 12 и через согласующий резистор 11 к прямому входу третьего порогового элемента 12, генератор 6 опорного напряжения содержит сглаживающий конденсатор 13 и четвертый пороговый элемент 14, инверсный выход которого является выходом генератора 6 опорногонапряжения и подключен к прямому входучетвертого порогового элемента 14, и через5 сглаживающий конденсатор 13 к общей шине 15, инверсный входчетвертого порогового элемента 14 подключен к шине 8опорного напряжения, блок управления содержит пятый пороговый элемент 16, пря 10 мой вход которого подключен к общей шине15, инверсный вход - к шине 8 опорногонапряжения, регулируемый резистор 17подключен к инверсным выходам пятого порогового элемента 16, выход блока 7 управ 15 ления подключен к подвижному контактурегулируемого резистора 17.Предлагаемое устройство может бытьреализовано на логических элементах серии1500, например, дифференциальных усили 20 телях 1500 ЛП 114 (4).Устройство работает следующим образом.Входной сигнал может иметь произвольную скважность (О = 2+ Ь 0) и пологие25 фронты разной длительности, произвольную амплитуду (см. фиг. 2, диаграмма 5),Входной сигнал, прошедший через разделительный конденсатор, нормируется поскважности на согласующем резисторе 11 и30 поступает на вход третьего порогового элемента 12, который формирует на своем выходе сигнал, нормированный по амплитудеи длительности фронтов, Таким образом, навход первой времязадающей цепи 1 посту 35 пает сигнал, нормированный по амплитуде,длительности фронтов и скважности, Черезпервую времязадающую цепь 1 на прямойвход первого порогового элемента 2 поступает сигнал, у которого длительность фрон 40 та определяется постоянной временипервой времязадающей цепи 1. Таким образом, на инверсном выходе первого порогового элемента 2 формируется сигналобратной полярности, задержка фронта ко 45 торого зависит от уровня управляющего напряжения Оу на инверсном входе первогопорогового элемента 2 и постоянной времени первой времяэадающей цепи 1,Сигнал, прошедший через вторую вре 50 мязадающую цепь 3 на прямой вход второго;юрогового элемента 4, будет иметь фронттн 1 с длительностью, определяемой второйвремязадающей цепью 3,Сигнал на выходе формирователя 9 вы 55 ходного сигнала имеет регулируемые фронты Кн и тн 1, причем задержка фронтаопределяется постоянной времени первойвремязадающей цепи 1 и уровнем управляющего напряжения Оу на инверсном входепервого порогового элемента 2, задержкафронта Кн определяется постоянной времени второй времязадающей цепи 3 и уровнем управляющего напряжения на инверсном входе второго порогового элемента 4 (фиг. 2, диаграмма 9),Сигнал на выходе устройства будет иметь регулируемые по задержке фронты 1 н и 11.н. Для обеспечения постоянной скважности выходного сигнала, не зависящей от уровня управляющего напряжения, необходимо выполнить условие т 1 =т 2, где: т 1 (т 2) - постоянная времени первой (второй) времязадающей цепи,Установка диапазона ( й) регулирования задержки осуществляется выбором постоянной времени времязадающих цепей.При изменении, например, понижении питающего напряжения происходит смещение вверх уровней сигналов на выходе формирователя 5 входного сигнала. выходах первого, второго, третьего, четвертого, пятого пороговых элементов 2, 4, 12, 14, 16, выходе формирователя 9 выходного сигнала, что приводит к изменению момента переключения пороговых элементов.Однако, изменение уровней напряжения на прямом входе первого порогового элемента 2 компенсируется эквивалентным изменением уровня напряжения на его инверсном входе,. изменение уровня напряжения на прямом входе второго порогового элемента 4 будет компенсировано уровнем напряжения на его инверсном входе, Аналогично компенсируются уровни напряжений на прямом и инверсном входах формирователя 9 выходного сигнала.Генератор 6 опорного напряжения работает следующим образом.Объединение инверсного выхода порогового элемента 14 с его входом обеспечивает генерацию сигнала высокой частоты (схема "кольцевого генератора"). Сглаживающий конденсатор 13 фильтрует (сглаживает) высокочастотную составляющую и на выходе порогового элемента 14 присутствует постоянное напряжение среднего уровня Оср.Он+О21,3 В. где Он(О) - логический уровень напряжения высокий(низкий), причем уровень Оср. отслеживается (поддерживается постоянным) цепью отрицательной обратной связи выход-вход порогового элемента 14 и как следует иэ формулы (1) остается постоянным при неизменных уровнях сигнала.Как указывалось выше, изменение питающего напряжения, например, снижение приводит к смещению вверх (снижению) логических уровней напряжения и эквивалентному изменению уровня Оср.В качестве источника опорного напряжения О может быть использован встро 5 енный источник напряжения микросхемы1500 ЛП 114.Блок 7 управления представляет собойгенератор логических уровней Он и 01.При этом с регулируемого резистора 171 О снимается управляющее напряжение Оу,диапазон регулирования которого ограничен уровнями Он и О.Таким образом, изменение питающегонапряжения приводит к изменению уровня15 управляющего напряжения Оу. что и используется для стабилизации задержки, как указывалось выше.Подключение выхода генератора 6опорного напряжения ко второму входу20 формирователя 5 входного сигнала, обеспечивает работу последнего в линейном режиме при широком диапазоне измененияпитающих напряжений, что также обеспечивает постоянство скважности выходного 25 сигнала устройства,При изменении температуры окружающей среды происходит смещение логических уровней напряжения на выходахпороговых элементов 2, 4, 12, 14, 16 и фор 30 мирователя 9 выходного сигнала, т,е. имеютместо процессы компенсации логическихуровней и задержки, описанные выше.Таким образом, предлагаемое устройство обеспечивает регулирование задержки35 импульсов в пределах единиц наносекундбез искажения их скважности, обеспечиваетвысокую стабильность задержки при изменении питающего напряжения и температуры окружающей среды,40 Формула изобретенияЭлемент задержки, содержащий первую времязадающую цепь, выход которойподключен к входу первого порогового элемента, о т л и ч а ю щ и й с я тем, что, с целью45 повышения точности и стабильности задержки при постоянной нормированной скважности импульсов, введены втораявремязадающая цепь, второй пороговыйэлемент, формирователь входного сигнала,50 генератор опорного напряжения, блок управления, формирователь выходного сигнала, причем входом элемента задержкиявляется первый вход формирователя входного сигнала, выход которого подключен к55 входу первой времязадающей цепи, инверсный выход первого порогового элементачерез вторую времязадающую цепь подключен к прямому входу второго пороговогоэлемента. инверсные входы первого и второго пороговых элементов подключены к1762 З 96 Фиг выходу блока управления, прямой выход второго порогового элемента подключен к прямому входу формирователя выходного сигнала, инверсный выход которого является выходом элемента задержки, инверсный вход формирователя выходного сигнала подключен к выходу генератора опорного напряжения и к второму входу формирователя входного сигнала, который включает разделительный конденсатор, согласующий резистор и третий пороговый элемент, прямой выход которого является выходом формирователя входного сигнала, прямой вход третьего порогового элемента подключен через разделительный конденсатор к первому входу формирователя входного сигнала, эторой вход которого подключен к инверсному входу третьего порогового элемента и через согласующий резистор к прямому входу третьего порогового элемента, генератор содержит . сглаживающий конденсатор и четвертый пороговый элемент, инверсный выход которого является выходом генератора опорного напряжения и подключен к прямому входу четвертого порогового элемента, и че рез сглаживающий конденсатор к общейшине, инверсный вход четвертого порогового элемента подключен к шине опорного напряжения, блок управления включает пятый пороговый элемент, прямой вход кото рого подключен к общей шине, инверсныйвход - к шине опорного напряжения, регулируемый резистор, подключенный между прямым и инверсным выходами пятого порогового элемента, выход блока управления 15 подключен к подвижному контакту регулируемого резистора, при этом в качестве первого, второго, третьего, четвертого, пятого пороговых элементов и формирователя выходного сигнала используются логические 20 элементы - "Дифференциальный усилитель".1762396 Составитель В.ПоповТехред М.Моргентал екто ини едакто оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 3265 ВНИИПИ Тираж сударственного комитета и 113035, Москва, ЖПодписноезобретениям и открытиям при ГКНТ СССРРаушская наб., 4/5