Устройство для сопряжения цифровой вычислительной машины с внешними устройствами

11 ц 605208 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(51) М. Кл.- О 061 304 единением с пр Государственный комите риорит овета а 1 инистров СССо делам изобретенийи открытий 43) Опубликовано 30.04.78, Бюлле(54) УСТРОЙСТВО ДЛЯ СОГ 1 РЯ)ЕНИЯ ЦИФРОВОЙ ВЫт 1 ИСЛИТЕАЬИОЙ МАМИНЫ С В 111 т 11 НИМИ УС 1 РОЙСТВАМИИзобретение относится к вычислительной технике, в частности к устройствам сопряжения, и может быть использовано для организации обмена данными между разнотипными внешними устройствами и ЦВМ. 5Известно устройство для сопряжения цифровой вычислительной машины с внешними устройствами,111, содержащее электронные часы, ключи, элементы И, ИЛИ, триггеры, элемент задержки, схему разделения, регист ратор и блок управления.Недостаток устройства состоит в том, что оно требует повышенных затрат оборудования при его реализации.Наиболес близким к изобретению по техни ческой сущности и достигаемому результату является устройство для сопряжения цифровой вычислительной машины с внешними устройствами 21, содержащее обратимый преобразователь последовательного кода в парал лельный, первый вход - выход которого является первым входом - выходом устройства, и блок согласования форматов, первый вход - выход которого служит вторым входом выходом устройства. 25Однако такое устройство не обеспечивает работу,с разнотипными по скорости внешними устройствами, что ограничивает его функциональные возможности. Кроме того, оно имеет низкую надежность, поскольку достоверность 30)принимаемой информации зависит от длины соединительных кабелей.Цель изобретения - расширение функциональных возможностей устройства путем обеспечения работы устройства с разнотипными по скорости передачи данных внешними устройствами и повышение надежности.Зто достигается тем, что в устройство ьведены блок дешифрации признаков, блок буферной памяти и дпфференцирующий элемент, причем вход устройства через дифференцирующш 1 элемент соединен с входом обратимого преобразователя последовательного кода в параллельный, второй и третий входы - выходы которого связаны соответственно с входоя - выходом блока дешифрации признаков и с первым входом - выходом блока буферной памяти, первый и второй выходы блока дешифрации признаков подключены соответственно к входам блока согласования форматов и блока буферной памяти, а второй вход - выход блока согласования форматов соединен с вторым входом - выходом блока буферной памяти.Структу 1 рная схема устройства приведена на чертеже,Устройство для сопряжения цифровой вычислительной машины с внешними устройствами содержит обратимый преобразователь 1 последовательного кода в параллельный, диф 6052083фсрснцпруюшцй элсмсцт 2, Олок 3 бурсрцой ца 5 тц Олок 1 соласовяцця форм сОв, б,Ок 5 дешифрации прцзцаког.Работает устройство следую цим ооразом.Из преобразователя 1 Б ичислительную машину подаются сцпалы запроса; пер нь( два разряда слу)ксбцо 1 ццф)рмацц цз вычислительной машины (ця сртсжс цс показав ца) поступаюг Б дцффср(.ццрующцй эсм(и 2 ГДС ПО ВРЕМСЦЦ ЦРЦХОДс 1 СЦГцс,с Г)Ц 1 С СГ 5; - СТСЯ 1 С)МЕТ ПОСТ 1 ЦЛСЦ 51 ЦпфоРМЯЦЦЦ 13 БЬ- числительцой мяшццы Б преобразователь 1, и с выхода дцффсренцирукнцсго элсмсгя 2 преобразователь 1 подастся сигнал разрешения приема ццфорЯццц. Принятая преобразователем 1 информация является служебной ц полностью передастся в блок 5, Б котором проводится ес анализ ц запоминание свсд;- ций о последующей информации( напразле:ис се прохождения по устройству. гОр 5 д)к разбиения ца рабочие ц ицформаццоццыс бгГы, скорость работы внешних устройств).При записи ицформатци из вычСгПпсл Пой машины во внешние устройства. информация из вычислительной машины приццмастся в преобразователь 1, гдс по управляющим сигналам из блока 5 обрабатывается соответствующим образом (разбиение по байтам), Далее информация поступает в блок 3.Если в блоке 5 хранятся данные о том, что скорость рабоь вцсшццх усройств ся;л,шс шает скорости поступления информации цз вычислительной машины, информационные байты через блок 3 в блок 4 подаются бсз изменения их скорости,Если в блоке 5 хранятся даеНыс о том, что скорость работы внешних устройств боьшс скорост; поступления информации цз Бычцслительной машины в и-е число раз, каждый информационный байт, попадая в блок 3, повторяется еще и - 1 раз. В блок 4 информация поступает со скоростью, равной скорости приема Б данное внешнее устройство, После этого информация подастся в блок 4, где по сигналам из блока 5 она приводится к сцстс)с команд интерфейса ввода - вывода (на чертеже не показан).При считывании информации с нсшнего устройства в вычислительную машину информация из интерфейса ввода - вывода поступает в блок 4, где по сигналам с блока 5 вы;1 еляется ее информационная часть, г 1 алсс информация попадает в блок 3.Если в блоке 5 хранятся данные о том, что :корость работы внсшних устройств цс превышает скорости приема информации в вычислительную машину, информациоццыс оайты через блок 3 в преобразователь 1 подаются эез изменения скорости.Если в блокс 5 хранятся дацныс о том, что скорость работы внешних устройств превышает скорость приема информации в вычислительную машину в )г раз, из блока 3 в преобразователь 1 подается только каждый и-й оайт. Скорость поступления байтов и вьчислцЧ ЦЦ 10 си Ц СЯ;ОБЦС 51 РЯБЦОЦ СКОРОС .СС ц цс.с. 1 10 СГ С .ОГО цц )О Ъсцц 51:Ода(" С 5Б ИРс)бР 130 вс 1 ельдс Оца ПРИБодцтс 51 кформату данных Вычислительной машины.б Рассмотрим один;з примеров рсялцзаццструктурной схемы усройства,Постросцц( фцкНональцой схемы прсобрязОБатсля 1 зс 1 вцс т )стр 1:,т)ы ЦВМ ц сссиссмь косц;е обм(ца с зцсшццми устройст 1,1 Бами, 113 П;):Мер, ц)собразоватс;ь может со 01051 гь ц 1) СГ:сР 2 ОДБИЯ, БКОДНОГО ц ьыходцого Оуфсрцсцо рсгцсгров, кабельных усцл- (лсцз,а )правлглця, В рсжцмс записиБхо;цо 1 цос.сдова гсльцый код цз ЦВМ по15 актовым сццалам :з узла управлсц;я посту;аст Б ;)сгцстр сдвига, где црсобразуется в1 ЯР сЛс В ьй код. ПЯР 3,1 сльныЙ кОд РазоцБя "тс 51 ця Ояцы ц чср(з В 1 ходнОЙ,рсистриравляющис оайты попадают в блок 5, а инфор 20 мационные - Б блок 3. В режиме считыванияцнформаццоцыс байты поступают цз блока 3через вход:оц б, фсрный регистр на регистрсдвига, В регистре свцга параллельный кодЦ)собс 3 СТС 51 Б ЦОС 1 СДОБ 2 СЛЫ 1 ЫЙ 1 ПО Т 2 К 2 товыз сигналам цз устройства управления вы;еагггся Б ЦВЧ.Блок 3 буферной памяти предназначен длясогласования скороеГсй работы ЦВЧ ц вне;ц: ( устройстн.20 В рсжцмс записи цнформацио:1:ыс байтыз црсобразоватсл 5Постуг 3 от з блок 3 буфер:ой памяти, объ(м которого должен обеспс цть передачу без потерь информации внешццмц устройствами с самым малым быстрог) дсйсгз:с. Если б)ьСтродсйст)цс Внешних 1 стройстц 1)ьшс быстро;.сйствця машины Б и раз,Го цо управляющим сигналам цз узла управления каждый оайт цостуцаст гг раз в блок3 буфсрцой памяти. В блок 4 байты подаютсяю со ско;)Остью равцой скорости работы внеш. с госроства.В рсжцмс счцть.вапия информационныеоайты Бз блока 4 поступают в блок 3 буферной памяти. Когда скорость приема информа 1 ццц Б 1 ВМ больше скорости приема внешнегоус;роеСгва, то информационные оайты сначала:Якаплцваогся, в блоке 3, а затем передаюЕя Б прсооразователь 1. Если скорость работы внешних устройств выше скорости прп 50 сма Информации В ЦВЧ в гг раз, то цнформац Он 1 ь( Оайты цз Олока 4 поступ 2 ют В Олок 3Я зЯ см КЯждый и-Й ОЯй из Олока 3 ВыдаетсяБ преобразователь 1.Блок 1 прсдцазцачсц для выдачи потока коГ)5 дов Б интерфейс ввода -- вывода в принятойв ццт(рфейсс сцстсмс команд, а также дляцрцсма потока кодов с ицтерфсйсов. Блок 4может состо 51)ь из регистра обмена, согласу:0;ц.х элсмсцов ц узла управлсния. Согласую)0:ицс элементы прсдусмогрены для согласовав,.ск Грцчсск;х параметров сигналоВтсрфсйся и устройства для сопря)кения. Узелуправления ргяццзуст обмен информациейм(.)кд ц герфсйсом ц;)сг;стром ооменя уст(1,) 1)0 Стас Б рс)кц)с запрос -- ответ,605208 оставитель Ф. ШагиахметовТехред А, Камышникова Корректоры: Л. Орлови И. Позняковска едактор И. Грузо Тираж 841 вета Мгпп 1 стров открытий кая наб. д. 4/5 Изд. М 395 НПО Государственного комитета Со по делам изобретений и 113035, Москва, Ж-З 5, Раушс ТЗаказ 519/ одппсное ипография, пр. Сапунова, 2 Д 1,фферснннруОцн 1 элемент 2 служит для 112 Оман 1 сского Опредслсн 1 я Вре енн задержки информации в кабеле, связывающем ЦВМ и устройство сопряжения, и компенсации выявленной задержки,Поступаюцие из ЦВМ первые два разряда 11 нформации - 10. Момент смены 1 на О выделяется дифференцирующим элементом и выдается сигнал разрешения приема следующих разрядов входной информации,Блок 5 расшифровывает управляющие байты, поступающие из преобразователя 1 и, в зависимости от результатов, управляет работой всех блоков устройства для сопряжения. Он может быть построен на дешифраторах, регистре признаков и тактовом устройстве,Таким образом, введечие в состав известного устройства блока дешиф 1 рации признаков, блока буферной памяти и дифференцирующего элемента позволяет расширить функциональные возможности известного устройства путем организации режима работы с разнотипными по скорости передачи данных внешними устройствами и повысить надежность за счет автоматического определения задержки в кабеле. Формула изобретения Устройство для сопряжения цифровой вычислительной машины с внешними устройствами, содержащее обратимый преобразова 1 сль послсдоватсльного 1 Од 2 я,на 1)2 ллс.1 ы 1 ын, псрвы 11 Вход - выход которого является первым входом - выходом устройства, и блок согласования форматов, первый вход - выход которого является вторым входом - выходом устройства, отл нч а ющееся тем, что, с целью расширения функциональных возможностей путем обеспечения работы устройства с разнотнпными по скорости передачи данных 10 внешними устройствами и повышения надежности, оно содержит блок дешифрации признаков, блок буферной памяти и дифференцирующий элемент, буричем вход устройства через днфференцнрующий элемент соединен с 15 входом обратимого преобразователя последова льного кода в параллельный, второй и третий входы - выходы которого соединены соответственно с входом - выходом блока дешифрации признаков и с первым входом - вы ходом блока буферной памяти, первый и второй выходы блока дешифрации признаков соеднгсны соответственно с входами блока согласования формагов и блока буферной памяти, а второй вход - выход блока согласования 25 форматов соединен с вторым входом - выходом блока буферной памяти.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Мо 468243, 30 кл, б 06 Г 13/00, 1973.2. 11 атент Франции М 2242910, кл. 6 06 Г13/00, И 041. 1/00, 1973.