Устройство для тактовой синхронизации с регенерацией дискретных сигналов

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик(45) Дата опубликования описания 07.03.Га(51) М, Кл. Н 04 1 7/04 Государственный комитет 6 аввта 1 йинистрав СССР по делам изобретений и открытий(72) Автор изобретен и В онов 71) Заявител 54) УСТРОЙСТВО ДЛЯ ТАКТОВОЙ СИНХРОНИЗАЦИ С РЕГЕНЕРАЦИЕЙ ДИСКРЕТНЫХ СИГНАЛОВ помехох помех и Изобретение относится к радиотехнике иможет использоваться в системах радио- и проводной связи, телемеха нике, вычислительнойтехнике, в системах автоматического управления.Известно устройство для тактовой синхронизации с регенерацией дискретных сигналов,содержащее на информационном входе фазовый дискриминатор, выходы которого черезуправляющий блок, к другому входу которогоподключен выход задающего генератора, под;ключены ко входу счетчика, один из выходовкоторого подключен к другому входу фазовогодискриминатора, а другие выходы счетчика через дешифратор подключены ко входу выходного блока памяти 1.Однако в известном устройстве при искажениях типа дробления и импульсных помехахвозможно искажение регенерации принимаемых сигналов,Цель изобретения - повышениеустойчивости при наличии импульсньискажений типа дробления.Для этого в устройство для тактовой синхронизации с регенерацией дискретных сигналов, солержащее на информационном входефазовой дискриминатор, выходы которого черезуправляющий блок, к другому входу которого подключен выход залаюшего генератора, подключены ко входу счетчика, олин из выходов которого полключен к другому вхолу фазового дискриминатора, а лругие выходы счетчика через дешифратор полключены ко входу выхолного блока памяти, ввелены дополнительный лешифратор и п блоков памяти, гле и = 1, 2, 3 , при этом лополнительные выхолы лешифратора через соответствующие блоки памяти, другие входы которых подключены к информационно О му входу фазового лискриминатора, подключены к соответствующим входам дополнительного лешифратора, выхол которого полключен к дополнительному входу выхолного блока памяти.На чертеже приведена структурная электрическая схема предлагаемого устройства,Устройство лля тактовой синхронизации срегенерацией дискретных сигналов содержит на информационном входе фазовый дискриминатор 1, выходы которого черезправляюший блок 2, к другому входу которого подключен выход задающего генератора 3, подключены ко входу счетчика 4, один из выходов которого подключен к другому входу фазового дискриминатора 1, а другие выхолы счетчика 4 через дешифратор 5 полключены ко входу выходного блока 6 памяти, лополнительный дешифратор 2 а 7 и и блоков 8 памяти, где п=1, 2, 3Устройство работает следующим образом.Импульсы задающего генератора 3 через управляющий блок 2 поступают на счетный вход счетчика 4. Выходные импульсы счетчика 4, период повторения которых равен длительности посылки, поступают на вход фазового дискриминатора 1. Эти импульсы служат опорным напряжением фазового дискриминатора 1, На другой вход фазового дискриминатора 1 со входа устройства поступают принимаемые ин формационные посылки. По франтам информационных посылок, наступивших при действии одного, например, отрицательного полу ериода опорного напряжения, фазавым дискриминато-" ром 1 вырабатывается команда на добавление управляющим блоком 2 одного внеочередного импульса, а Па фронтам информационных посылок, поступивших при Ьействии другого, напри. мер, положительного полупериода опорного напряжения, фазовым дискриминатором 1 вырабатывается команда на исключение управляющим блоком 2 одного импульса. Каждое добавление внеочередного импульса приводит к уменьшению времени заполнения счетчика 4, а исключение импульса - к увеличению времени заполнения счетчика 4; Динамическое повторение процесса добавления н исключения импульСов поддерживает равенство франтов информационных посылок в течение одной и другого полупериодов информационных посылок. Таким образои обеспечивается автоматическое слежение отрицательного Перепада опорного напряжения за фронтом принципиальной посылки. Поэтому каждому состоянию счетчика 4 соот. ветствует вполие определенная фаза принимае. вой информационной посылки. Формула изобретекия Устройство дня тактовой синхронизации срегенерацией дискретных сигналов, содержа- щее на информационном входе фазовый дискриминатор, выходы которого через управляющий блок, к другому входу которого подключен выход задающего генератора, подключены ко . входу счетчика, один вз выходов которого подключен к другому входу фазового дискрвмииа тараа другие выходы счетчика через дешвфрвтвр подключены ко моду выходного блока памяти, отличающееся тем, что, с Велио повышения помехоустойчивости ври наличии импульс 4 в ных помех и искажений тина дробления, введены доналиитмьный: дешифратор и в блоков памяти, где и 1, 2, 3, , при этом дополнительные выходы децщфратора через соответствующие блоки памйти, другие входы которых подключены к информационному входу фазово го дискриминатора, подключены к соответствующим входам дополнительного дешифратора, выход которого подключен к дополнительному входу выходного блока, памяти.Источники информации, принятые во анима нне при экспертизе:1, Мартынов Е. М; Синхронизация в системах передачи дискретных сообщений, М Связь, 1972. нри этом дополнительные выходы дешнфратора 5 через соответствующие блоки 8 памяти, дру;ле входы которых подключены к информационному входу фазового дискриминатора 1, подключены.к соответствующим входам дополнительного дешифратора 7, выход которого подключен к дополнительному входу выходного блока б памяти. Состояние счетчика 4 через дешифратор 5 преобразуются в синхроимпульсы, ноторые вырабатываются через равные промежутки вре. меня. Первый сиихроимпульс соответствует началу информационной посылки, а последний ее концу, Синхроимнульсы с выходов дешифратора 5 поступают на мписывающие входы бло. ков 8 памяти (функцию блоков памяти может выполнять триггер со. счетным входом, На информационный вход блоков 8 памяти посту. паки информационные посылки. В первый блок 8 памяти записывается состояние информационной посылки в момент первого синхроимпульса, во второй - в момент второго снихроимпульса и т. д, Выходы блоков 8 памяти соединены со входами дополнительного дешифратора7, На выходе дополнительного дешифратора7 вырабатывается сигнал, соответствующий сов стоянию большинства блоков 8 памяти. Такимобразом в блоках 8 памяти принимаемый сиг.нал квантируется, а затем интегрируется дешифратором 7,С выхода дешифратора 7 сигнал наступает на информационный вход выходного блока6 памяти, На его записывающий вход поступаетсинхроимпульс, соответствующий фронту принимаемой посылки, и переписывает состояниевыхода дешифратора 7 в выходной блок 6 памяти. В выходном блокс 6 памяти записаннаяИ информация сохраняется в течение следующейэлементарной посылки. Состояние выходногоблока 6 памяти определяет символ регенерированной посылки.Воздействие помех в течение следованияменее половины количества синхроимпульсовкаждой посылки ие исказит регенерированнуюинформацию, так как в большинстве блоков8 памяти будет записана истинная информация,а по состоянию большинства входов дополнительный дешифратор 7 произведет правильнуюрегенерацию.Сост Тех н Гребенннков Реда ктоЗаказ ИИПИ Государственного комн но . делам нзобретеЗОЭЬ, Москва, Ж.ЗЬ,Фнлнал ППП аПатент, г.авнтель Л. Меныннковаред О Луговая Корректор Д Мж 694. Подннсноеета Совета Мнннстров СССРннй ноткрыгнВРауаская наб. д. 4/ЬУжгород, ул. Проектная, 4 ннчен