Запоминающее устройство

(51) М. Кл,единением заявкиС 3.1 С 3.3./00 О 11 С 29 ОС с Госуда Совета оо де венныи комитеМинистров СССРи изобретений ткрытий(43) Опубликовано 25,09.76,БюллетеньЭ (45) Дата опубликования описания 07.12.7 53) УДК 603.,327., В, 1 ородний, В. И. Корнейчук,и Я, И. Торошанко 72) Авторы изобретени арасенко Киевский орд Ленина политехнический институт им, 50-летяктябрьскои с оциапистической революц(54) ЗАПОЬИНАЮШЕЕ УСТРОИСТВ тноситс одируется зобрете ависпмостп от макотказов и спучайньданной страницы инающим симальнсх сбоеьакопитеустройствам, Известно зап количестваодной ячейк устройсакопите тво, соль, блоегистр 3., Нется бол нающедреса ги держаНее ки кодиро О ко В таком запом 1 наю величину мощности к значительно ьлняот с ет к нерацОнялно 1 у ского ресурса оборудо фект вы"о е "ость .с ния декодирования, риручсщего кодаустройства являюзатраты,щем устроиорректиру юцелучайные сбои,нспользованчнованя и сш 1 тройст,стае н то код е мощностидостатко г что в аппар вестно хни.ее устроиство,юченный черезвания к регизапоминаюштель, подкли декодиро также жает э нак оде ржа оки кодирования стру числа, дешифратор, вход которого подключен к регистру адреса, а выход через одни элементы И ко входам регистров мощности корректирующего кода, выходы котс. 15 рых через другие элементы И соединены сэ входами блоков кодирования и декодирования, и блок управления2 3.В таком запоминающем устройстве при отказе одного или нескольких элементов 20 памяти, а также при случайных сбоях ошно ки корректируются блоками кодирования и декодирования, которые управляются регистрами мощности корректирующего кода, Информация каждой страницы накопителя 25.ель изобретен 11 я - уп ростТьстрой -повыс 1 ть его эффект 1 вную емкость,Это достигается тем, что за 1 о1 ноющее устройство содерж 1 т счетчк, входы нвыход которого подключены к выхода ивходу блока управления, дополнительныйэлемент И и два триггера, одни входы которых подключены соответственно к выходам олока декодрованиядополн 1 тельногсзле ента И выходы н другие ьходы - ковходам и выходам блока упуаьпенця, входыдополнТельного элемента И соед 1 ноны соответственно с выходами блока декодиро -ванпя и одного нз триггеров, 529481На чертеже изображена структурная электрическая схсма предлагаемого запоминающего устройства,Устройство содержит регистр адреса 1выходы 2 которого соединены с накопителем, 3, вход 4 которого соединен с выходом блока кодирования 5, блок декодирования 6, регистр числа 7 Выход старшихразрядов регистра адреса 1 соединен совходом дешифратора 8, выход которогосоединен с регистрами мощности корректирующего кода 9 через элементы И 10.Выходы регистров мощности корректирующего кода 9 соединены с одними входами элементов И 11, выходы которыхподключены к управляющим входам блоковкодирования 5 и декодирования 6. Другиевходы элементов И 11 соединены с выходом дешифратора 8. Кроме того, устройство содержит блок управления 12, счетчик 13, два триггера 14 и 15 и дополнительный элемент И 16, Выход 17 блока управления 12 соединен со входамиэлементов И 10 и со входами установкив "0" счетчика 13 и триггеров 14 и 15,Вход установки в "1" триггера 14 соединен со входом дополнительнсго элемента И 16 с выходом 18 блока декодцрс-.вания 6, Выход триггера 14 соединенсо входами блока управления 12 и допсднительного элемента И 16, выход которого подключен ко входу установки в "1"триггеоа 15, Вьход послед его связан сблоком управления 12, соединенным с выходом счетчика 13, с накопителем 3, сосчетным входом счетчика 13, со входами установки в "0" счетчика 13 и триггера 14.Запоминающее устройство работает следующим образом,Код адреса я чейки, к которой производится обращецце, поступает на регистрадреса 1, Код старших разрядов регистраадреса 1 поступает на дешифратор 8, который открывает один из элементов И 11,Блоки кодирования 5 и декодирования 6настраиваются ца обработку корректирующего кода, мощность которого равна числу, записанному в выбранном регистре мощности корректирующего кода, Запись числав выбранную ячейку происходит Обычнымобразом, Число из регистра числа 7 поступает на блок кодирования 5 и записывается в выбранную ячейку накопителя 3.В режиме чтения число из выбраннойячейки накопителя 3 поступаст ца блокдекодирования 6 и записывается на регистр числа 7,При работе блока декодирования 6 врежиме чтения возможны два случая. В первом случае блок декодирования 6при обращении к-ой ячейке исправилгг . 1) ошибку, где оп + 1) - число, записанное в соответствующем регистре мощбности корректирующего кода 9, а ю - максимальное число отказов в одной из ячеекданной страницы, Информация при этом нетеряется, Выбранное слово из регистрачисла 7 выдается в вычислительную машину, На выходе 18 блока декодирования6 вырабатывается сигнал о максимальномиспользовании мощности корректирующегокода, По этому сигналу триггер 14 устанавливается в единичное состояние, по которому блок управгения 12 выдает сигна(блы на повторное ооращение к-Ой ячей/ке накопителя. Одновремецчо с каждымобращением к накопителю подается сигнал"+1" в счетчик 13, Если прп 1 повторных обращениях к-ой ячейке сигнал омаксимальном использовании мощности коректцрующего кос а не повтори-я, т,е, припервом обращении к . Ой ячейке и.",:ел место случайный сбой, к содержи;",ому рсгисстра мо,.цности корректирующего кода "1" 2 б не прибавляется, По сигналу М счетчика 13 блок управления 12 устанавливаетьсчетчик 1 3 ц триггер 14 и выдав".устройство управления ".ычислцтельноймашины сигнал, разрешающий Обращение к Ю запоминающему устройству,Если при одном из повторных Обращений к- Ои ячейке сигнал О максимальном использовании мощности корректирую 35 щего кода повторяется значит, данный отказ вызван увеличением числа Отказавших элементов памятиСоответствующийсигнал поступает через дополнительный элемент И 1 6 на вход Гстановки в " 1 триго) гера 15, По единичному состоянию триггера5 блок управления 12 вь:дает сигналустановки в "0" счетчика 13, триггеров 14ц 15, а также сцгцап "1" ца один из регистров мощности корректирующего кода 9,45 Информация данной страницы перекодируетсяболее мощным корректирую 1 ццм кодомВо втором случае блок декодирования 6при обг ш.енпи к- ой ячейке исправилчисло ошибок меньше по +1), Пои этомЬО повторное обращение к-ой ячейке не производится, Обращение к запоминающему устройству иде: обычным способом,Таким образом, в предлагаемом запоминающем устройстве устраняется вчцяние слуМ чайных сбоев на величину мощности корректируюцего кода, Это достигается путеманализа причин, вызвавших максимальнуюкратность ошибки. При появлении ошибкимаксимальной кратности производится несколь 9 ко повторных обращений к выбранной ячейкеЕсли данная ошибка не повторилась, значит она была вызвана случайным сбоем, Величина мощности корректирующего кода, примененного для данной страницы, не меняется. Если же ошибка максимальной кратности повторилась при повторных обращениях, величина мощности корректирующего кода увеличивается на "1 ф,Формула изобретения Запоминающее устройство, содержащее накопитель, подключенный через блоки кодирования и декодирования крегистру числа, дешифратор, вход которого подключен к регистру адреса, а выход через одни элементы И - ко входам регистров мощности корректирующего кода, выходы которых через другие элементы И соединены со входами блоков кодирования и декодирования, и блок управления, о т л и ч а ю - щ е е с я тем, что, с целью упрощения устройства и повышения его эффективной емкости, оно содержит счетчик, входы и выход которого подключены к выходам и входу блока управления, дополнительный элемент И и два триггера, одни входы которых подключены соответственно к выхоодам блока декодирования и дополнительного 1 Юэлемента И, выходы и другие входы - ко входам и выходам блока управления, входы дополнительного элемента И соединены соответственно с выходами блока декодирования и одного из триггеров.Источники информации, принятые во внимание при экспертизе;1. Авторское свидетельство М 388919, М.Кл. С 1 11 С 11/02, 1970.2. Авторское свидетельство М 375675,М,Кл. 6 11 С 7 г 00, 1970, (прототип), йй ал ППП "Патент", г. Ужг ор од, ул. Пр оек тна я, 4