Логический коммутатор

(51) М. Кл. ввудврвтввнный квинт СССР вв двлаи нзвбрвтвивй и вткрмтийубликовано 15.03.79.Бюллетень10 ата опубликования описания 18.03.79(53) УДК 681.325 .65 (088.8) Авторыизобретен В. С. Князькин, Ю. Т. Степ А. Трошанов и Н. ков 1) Заявител 4) ЛОГИЧЕСКИЙ КОММУТАТО од Изобретение относится к автоматике и вычислительной технике.В аппаратуре передачи данных, технике связи и дискретной автоматике применяются логические коммутаторы, предназначенные дпя выбора одной из входных информационных шин в соответствии с управляющим кодом. и выдачи информации с этой шины на выход.Известен коммутатор, содержащий . блок автономного управления, интерфейсный блок, двоично-десятичные счетчики с дешифраторами, устройство индикации, ключевые транзисторные матрицы, диод- но-,оптронные матрицы 11).Такой коммутатор довольно сложно реализовать в виде большой интегральной схемы.Наиболее близким по технической сущности к данному изобретению является логический коммутатор, содержащий мультиплексоры 1 регистр, информационные входы которого соединены соответственно с выходаии мультиплексоров и выходами коммутатора, выходы регистра подключены соответственно к первым информационным входам мультиплексоров, второй информациойный вход каждого из которыхсоединен с источником питания коммутатора 2.Набор мультиплексоров образует трыразрядную схему коммутатора для выборас восьми направлений. Информационныешины с шести направлений по три разряда в каждом подаются на входы мультийлексоров. При этом самые верхние информационные шины каждой из групп соответствуют нулевому направлению приема (управляющий код 000), следующиевх ы каждой группы соответствуют первому направлению приема (управляющийкод 001) и т.д.На все три мультиплексора передаются общие. сигналы управляющего кода, о На регистр заведена связь команды приема, Выходы регистра соединены с информационными входами мультиплексоров,соответствующими шестому направлению652553 В случае, когда коммутация информа. ционных последовательностей сопровождается коммутацией тактовых последовательностей соответствующих направлений рассматриваемый коммутатор также не обеспечивает приема информации без искажений в моменты смены управляющего кода, так как искажениям информации в этом случае сопутствуют искажения тактовых последовательностей. При однотактной работе источников информации эти искажения имеют вид недопустимого уменьшения длительности тактовых им- . пульсов в моменты переключений, дроблений импульсов тактовых последовательностей и т.п, При многократной работе к этим видам искажений тактовых последовательностей добавляются искажения тица наложения импульсов различных тактовых последовательностей, а также изменение взаимного положения импульсов в тактовых последовательностях.Нарушение порядка следования импульсов в тактовых последовательностях вызывает сбой вработе устройства обработки информации в том случае, если в его состав входят узды, работающие по однотвктной схеме и синхронизируемые частотой, представляющей собой результат обьединения па ИЛИ (либо другйм способом) нескольких тактовых последовательностей. Для этих узлов появление флишнего" импульса приводит к смещению фазы выходных сигналов на величину интервала между очередным и лишним" импульсами, вследствие чего для дальнейших преобразований может быть выбрана ложная информация.Для обеспечения непрерывности контроля исправности устройств обработки необходимо, чтобы при переключении направлений не происходило искажений тактовых последовательностей, а именно, уменьшения до недопустимой вепйчины длительности импульсов, их перекрытия, а также нарушения порядка следования имйульсов. При этом исключаются потери информации при переключениях направлений, а ее обработка производится в масштабе времени источника, что в ряде случаев является необходимым условием.Цепью изобретения является повышение достоверности работы коммутатора.Это достигается тем, что в предлагаемый логический коммутатор введены дополнительный мультиплексор, счетные триггеры, синхронизируемые триггеры и формирователь тактовых последоввтельзприема (управляющий код 11 О). Другиеинформационные входы, соответствующиеседьмому направлению (управляющийкод 111), соединены с цепью питания " твк,"%то нв них постоянно подаются льгические нули.При подаче одного из кодов каждыйиз мультиплексоров выбирает соответствующую информационную шину и пропускаетпоступающую по ней информацию на выход, 16В тот момент, когда нв выходах окажетсяинформация, которая должна быть сохра-.нена, на вход подается командаприемаирегистр принимает информацию с вйходов:мультиплексоров. После снятия команды Вприема регистр фиксирует эту информациюи может хранить ее вплоть до появпечияновой команды йавходе.Если происходит обрыв одной из шин,подключенных ко входу, на выходы выда- Юется информацияне с того нвпраиения 1которое требуется," чтовйэйввет появление ошибки в данных, а последняя мо-жет быть обнаружена известнь 1 йи "методами,Если, например, в машине есть паритет фный контрольто может быть зафиксирована любая константа с неверной четностью.Однако применение такого логическогокоммутатора возможно лишь в случае,если синхронизация работы устройства Эйобработки (УО) информации (машины) иисточников информационных и управляющихсигналов осуществляется от общего генератора синхронизирующих сигналов.На практике часто приходится коммутировать сигналы, поступающие от удаленных на значительные расстояний другот друга источников, синхронизация работы которых производится автономнымигенераторами, имеющими разные номиналы рабочих частот. Вследствие этого информационные последовательности, поступающие на входы логического коммутатора, асинхройны и следуют с разными скоростями. Известный коммутатор не рбеспе43,чивает выдачу в устройство обработки информационных йоспедовательностей безпотерь и искажений. Действительно, поскольку моменты смены управлявшегокода по отношению к информационнымпоследовательностям могут произойти влюбое время, то на вйходы коммутатораинформационные сигналы будут поступатьс искажениями типа недопустимого уменьшения длительностей элементарных посыИлок (бит), что приводит к потерям информации устройством обработки при использовании в качестве приемных устройств.чисел), так и по количеству входов мультиплексоров;На входы 23 коммутатора поступают тактовые последовательности первого, второго и т,д. направлений, Если источники инфэрмации и устройство обработки имеют многотактную систему синхронизации, т.е. для работы используются несколько тактэвых последовательностей, сдвинутых по фазе друг относительно дру 1 а, то на входы 23 они поступают в виде одной последовательности, содержащей импульсы всех тактовых последовательностей данного направления. Тактовые последовательности со входэв 23 коммутатора поступают на счетные триг геры 14, преобразующие их в импульсно- потенциальные последовательности, а с выходов счетных триггеров 14 - на входы синхронизируемых триггеров 16, осуществляющих привязку фронтов и спадов сигналов импульсно-потенциальных последовательностей к частоте генератора устройства обработки, подаваемой на вход 12 коммутатора. С выходов синхронизируемых триггеров 16 импульсно-потенциальные последовательности, фронты и спады импульсов которых указывают на местоположение импульсов тактовых последовательностей направлений, подаются на соответсвующие входы мультиплексора 24. Назначением синхронизируемого триггера 21 является подавление помех, возникающих на выходе мультиплексора 24 в моменты переключений вследствие разницы времени переключения синхронизируемых триггеров 16 и входов мультиплексора. Триггер 21, кроме того, вносит фиксированную задержку в тракт формирования тактовых последовательностей, регенерация которых осуществляется формирователем 22, Регенерация заключается в выделении из фронтов и спадов импульсно-потенциальной последовательности импульсов определенной длительности, достаточной для синхронизации работы, а также в распределении этих импульсов по выходам 13 коммутатора,Сигналы управления, поступающие на входы 8 и 9 коммутатора, а также информационные последовательности, поступающие на группы входов 4, 5 и 6 коммутатора, подвергаются привязке по фронтам и спадам сигналов к частоте генератора устройства обработки с помощью синхронизируемых триггеров 15, 17, 18, 19 и 20. С выходов синхронизируе, мых триггеров 17, 18 и 19 информацион) 652ностей, выходы которого соединены соответственно с тактовыми выходами коммутатора, а вход через первый синхронизируемый триггер подключен к выходудополнительного мультийлексора, первыйуправляющий вход коммутатора черезвторой синхронизируемый триггер подключен к управляющему входу регистра, вто-рой, третий и четвертый управляющиевходы коммутатора соответственно через 10третий, четвертый и пятый синхронизируемые триггеры подключены к управляющимвходам упомянутых мультиплексоров, так-товые входы коммутатора соединены соответственно со входами счетных триггеров, выходы которых через синхронизируемые триггеры первой группы подключены к соответствующим входам дополнительного мультиплексора входы синхронизируемых триггеров второй, третьейи четвертой групп соединены соответствен но с информационными входами коммутатора, а выходы подключены к информационным входам соответствующих мультиплексоров, тактовые входы синхронизируемых триггеров и формирователятактовых последовательностей соединеныс пятым управляющим входом коммутатора, соответствующие входы дополнительного мультиплексора соединены систочником питания коммутатора,На чертеже представлена схема, представляющая собой трехразрядный логический коммутатор, где обозначены мультиплексоры 1, 2, регистр 3, информационЭЗные входы 4-6, выходы 7, управляющиевходы 8, 9 коммутатора, мультиплексор10, вход 11 источника питания, управ-.ляющий вход 12, тактовые выходы 13,счетные триггеры 14, синхронизируемые40,триггеры 15-21, формирователь 22 тактовых последовательностей, тактовыевходы 23 коммутатора, дополнительныймультиплексор 24.Синхронизируемые триггеры 16, 17,4518 и 19 составляют соответственнопервую, вторую, третью и четвертуюгруппъ 1 триггеров. Мультиплексоры 1,2 и 10 осуществляют выбор информацион56ных последовательностей, а мультиплексор 24 - выбор тактовых последователь-,ностей соответствующих направленийВ зависимости. от количества элементов, которые могут быть размещены вкорпусе большой интегральной схемы, иколичества выводов, коммутатор можетнаращиваться как по числу мультиплек.соров (для коммутации многоразрядных652553ности работы, в него введены дополнительный мультиплексор, счетные триггеры, синхронизируемые триггеры и формирователь тактовых последовательносЗ тей, выходы которого соединены соответственно с тактовыми выходами коммутатора, а вход через первый синхронизируемый триггер подключен к выходу дополнительного мультиплексора, первый1 б управляющий вход коммутатора черезвторой синхронизируемый триггер подключен к управляющему входу регистра, второй, третий и четвертый управляющие входы коммутатора соответственно черезф третий, четвертый и пятый синхронизируемые триггеры подключены к управляющим входам упомянутых мультиплексоров, тактовые входы компцтатора соединены соответственно со входами счетных триггеров, выходы которых через синхронизируемые триггеры первой группы подключены к соответствуошим входам допол нительного мультиплексора, входы синхронизируемых триггеров второй, треть 25ей и четвертой групп соединены соответственно с информационными входами коммутатора, а выходы подклкьчены к информационным входам соответствуюпщх мультпплексоров, тактовые36входы синхронизируемых триггеров и формирователя тактовых последовательностей соединены с пятым управлякппнм входом коммутатора, соответствующие входы дополнительного мультиплексора соединены с источником питания коммутатора ные сигналы подаются на соответствующие входы мультиплексоров 10, 1 и 2.С выхода синхронизируемого триггера20 на управлякиций вход регистра 3подаются сигналы .управления хранениеминформации.С выходов мультиплексоров 10, 1 и 2информационные последовательности поступают на выходы 7 коммутатора и на входы регистра 3,Частота следования импульсов синхронизирующей тактовой последовательности,подаваемой на вход 12 коммутатора,должна не менее, чем в два раза превышать частоту следования импульсов любой из тактовых последовательностей навходах 23 коммутатора,Изобретение позволяет коммутироватьасинхронные информационные последовательности без потерь информации устройством обработки, а также обеспечивае". непрерывность контроля устройстваобработки при использовании в нем контроля, например, по методу дублирования.Следует отметить, что если сигналыуправления вырабатываются устройствомобработки, то наличие в схеме коммутатора синхронизируемых триггеров 15 и20 не является обязательным. Логический коммутатор, содержаший мультиплексоры,. регистр, информационные входы которого соединены соответственно с выходами мультиплексоров и выходами коммутатора, выходы регистра подключены соответственно к первым информационным входам мультиплексоров, второй информационный вход каждого из ко торых соединен с источником питания коммутатора, о т л и ч а ю ш и й с я тем, что, с целью повышения достоверФормула изобретения Источники информации, принятые вовнимание при экспертизе1. Авторское свидетельство СССРИ 480190, кл. Н 03 К 17/02,Н 03 К 17/60, 1973,2. Авторское свидетельство СССР