Устройство управления цифровой вычислительной машины

, б 06 Г 9 51 исоединением заявкиГос твеииый комите 23) Приорите Совета Министров ло делам изобре 43) Опубликовано 30.12.77. Бюллетень45) Дата опубликования описания 03.03.7 УДК 681,3.025(088.8) ии открыт Авторы зобретен И, Аблязов, В, Г, Колосов, Н. И, Колосова и В. С. Короле 1) Заявител Ленинградский ордена Ленина политехнический институт им. М. И, Калинина(54) УСТРОЙСТВО УПРАВЛЕНИ ВЫЧИСЛИТЕЛЬНОЙ МА ЦифРИНЪ Предлагаемое изобретение относится к об. ласти вычислительной техники и может быть использовано в цифровых вычислительных и управляющих машинах.Известно устройство управления 11, в котором команда с кодовой шины числа поступает на регистр команды с и, разрядами, отведенными под код операции, и па разрядами - под адрес команды. С выхода регистра команды код операции поступает на дешифратор кода операции, имеющий У, выходов, адрес операнда с регистра команды поступает на регистр адреса и далее в блок хранения, который выполняет также функции дешифратора адреса. Недостатком такого устройства является большой объем ЗУ.Наиболее близким техническим решением к предлагаемому является устройство 121, содержащее и,-разрядный регистр кода операции, дешифратор кода операций, коммутатор кода операций на Л), выходов, блок рормирования операций, и-разрядный регистр адреса, дешифратор адреса, коммутатор адреса и запоминающий блок, Выходы регистра кода операций подключены ко входам дешифратора кода операций, выходы которого соединены со входами коммутатора кода операций; (Уо в ) выходов коммутатора кода операций соединены с основными входами блока формирования операций; выходы регистра адреса подключены к авходам дешифратора адреса, выходы которого соединены со входами коммутатора адреса, Жа выходов которого соединены со входами запо мин ающего блока, Недостатком известногоустройства является то, что любому сигналу операции (команды) соответствует собственный код даже в том случае, когда адресная часть какой-либо команды число таких ко манд может достпгать 30 - 40%) не используется или используется неполностью.Целью изобретения является повышениеэкономичности устройства управления цифровой вычислительной машины. Цель дости гается тем, что пд выходов коммутатора кодаопераций подключены к пд входам дешифратора адреса а Лд выходов коммутатора адреса соединены с дополнительными входами блока формирования операций.20 На чертеже приведена структурная схемапредлагаемого устройства.В состав устройства входят регистр 1 кодаоперации с и, разрядами, дешифратор 2 кода операции, регистр 3 адреса с разрядами, де.25 шифратор 4 адреса, имеющий (па+ пд) входов, коммутатор 5 кода операций на М, входов, коммутатор б адреса на (Ла+Ад) выхо.дов, блокформирования операций и запо.минающий блок 8 на Жадресов.30 Для того, чтобы поступающее на вход бло.40 45 50 ка 7 число операций могло быть больше, чем Л, прн заданной г,-разрядности регистра 1 кода операций, дешифратор 4 адреса снабжен дополнительными входами, которые соединены с а выходами коммутатора 6 кода операций. Причем пд может составлять любое число от 1 до Уо.Устройство работает следующим образом.В соответствии с двоичным п,-разрядным кодом операции регистра 1 на одном из Ло выходов дешифратора 2 кода операций, связывающих его с коммутатором 5 кода операций, появляется сигнал операции. Если сигнал операции появляется на выходах (У, - а) коммутатора 5, непосредственно связанных с блоком 7 формирования операций, на одном из Л выходов дешифратора 4 адреса, связанных с коммутатором 6, формируется сигнал для выбора ячейки запоминающего блока 8 в соответствии с двоичным п,-разрядным колом адреса регистра 1. Когда сигнал операции появляется на одном из п выходов коммутатора 5, этот сигнал поступает на один из п дополнительных входов дешифратора 4.В соответствии с двоичным (и,+п) -разрядным кодом полученного адреса на одном пз Лдополнительных выходов коммутатора 6 адреса появляется сигнал, который поступает в блок 7 формирования операций как сигнал операции. При этом выходы коммутатора 5, соединенные с дополнительными а входами дешифратора 4, выполняют роль дополнительных разрядов регистра адреса, обеспечивающих выбор дополнительных выходов Л дешифратора 4, связанных с коммутатором 6. При числе разрядов отведенных под код операции, п,=5 и необходимости выдачи в соответствии с кодами операций дополнительно еще до Л=96 сигналов (в соответствии с рекомендациями Международной организации по стандартизации число вспомогательных операций для систем числового программного управления станками достигает 100) на различные входы блока 7 формирования операций число разрядов, отводимых под код операции, увеличивается наи= 1 од, (2+ Ф,) - и= 1 од, 32+96) - 5=2 5 10 15 20 25 30 35 Таким образом, команда увеличивается на два разряда, а количество операций возрастает при этом до 100.В известных устройствах управления ЦВМ при наличии большого количества операций или при необходимости получения программных управляющих сигналов в соответствии с кодами операций разрядность регистра кода операции оказывается достаточно большой, вследствие чего возрастают затраты на увеличение объема запоминающего устройства. В предлагаемом устройстве этот недостаток устраняется за счет многофункционального использования дешифратора адреса с коммутатором адреса.Формула изобретенияУстройство управления цифровой вычислительной машины, содержащее а,-разрядный регистр кода операций, дешифратор кода операций, коммутатор кода операций на Уо выходов, блок формирования операций а,- разрядный регистр адреса, дешифратор адреса, коммутатор адреса и запоминающий блок, причем выходы регистра кода операции подключены ко входам дешифратора кода операций, выходы которого соединены с входами коммутатора кода операций, (Уо - дд) выходов коммутатора кода операций соединены с основными входами блока формирования операций, выходы регистра адреса подключены к и, входам дешифратора адреса, выходы которого соединены со входами коммутатора адреса, У, - выходов которого соединены со входами запоминающего блока, отличающееся тем, что, с целью повышения экономичности устройства, и выходов коммутатора кода операций подключены к а входам дешифратора адреса, а У выходов коммутатора адреса соединены с дополнительными входами блока формирования операций.Источники информации,принятые во внимание при экспертизе1, Командровская И. А, и др. Основные устройства ЭВМ и вычислительных систем, М., Статистика, 1975, с. 62.2. Зимин В. А, Электронные вычислительные машины, М., Машиностроение, 1971, с. 700.Составитель Т. БондаренкоТехред А, Камышникова Редактор Н. Громов Корректор Л Котова Подписное Типография, пр. Сапунова, г Заказ 824,1 зд. М 1028 Тпрагк 820 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, 7 К, Раушская аб., д. 4/5