Цифровой анализатор

(22) Заявлено 16. О . 79 (21) 2715875/18-21 с присоелинением заявки Рй Гооудэрстваннвй камнтет(23) Приоритет Опубликовано 30. 05. 81Бюллетень Рй 20 по делам наебретеннй н открытий(53) УДК 621.3 7, .757(088.8) Вата опубликования описания 10.06,81 А.А,Яремчук, П;П,Орнатский, Н.Е.Тарабан - Н,ИгПоворознюк.,и С,Ф.Каминскийт1 д(72) Авторы изобретения Киевский ордена Ленина политехнический институ им. 50-летия Великой Октябрьской социалистичреволюции) Заявнтел РОВОЙ АНАЛИЗАТО Изобретение относится к электрои радиоизмерительной технике и можетбыть использовано для измерения спектра, взаимного спектра и коэффициента когерентности.Известен цифровой анализатор, со 5держащий,логарифмйческий аналого-цифровой преобразователь, два сумматора, преобразователь логарифмического кода в линейный, соединенный совторым сумматором, оперативное запоминающее устройство, соединенноецепями перезаписи кодов с вторым сум-,матором, постоянное запоминающее устройство, блок управления, соединен-ный со всеми блоками 11.Однако известный цифровой анализатор не позволяет измерить взаимный спектр и коэффициент когерентности, а также представить результаты измерения в полярных координатах и в логарифмическом масштабе.Цель изобретения - расширение диапазона анализа,Поставленная цель достигаетсятем, что в цифровой анализатор, содержащий аналоговый коммутатор, подключенный ко входу логарифмического аналого-цифрового преобразователя, два сумматора, преобразователь логарифмического кода в линейный, оперативное запоминающее устройство, постоянное запоминающее устройство, преобразователь линейного кода в логарифмический и блок управления, дополнительно введены регистр сдвига, регистр памяти, преобразователь линейного кода в код арктангенсаи цифровой коммутатор, входы которого связаны с одним из выходов первого сумматора, выходом постоянного . запоминающего устройства, вьпсодом логарифмического аналого-цифрового преобразователя, с выходом преобразователя линейного кода в логарифмический и с выходом регистра памяти, причем второй сумматор включен между выходом преобразователя логариф3мического кода в линейный и выходом оперативного запоминающего устройства, первый сумматор включен между выходом цифрового коммутатора и входом регистра сдвига, выход которого подключен ко входу регистра памяти и одновременно к последовательно соединенным преобразователю логарифмического кода в линейный, преобраэователо линейного кода в код арктангенса и оперативному запоминающему устройству, второй вход которого подключен к выходу преобразователя линейного кода в логарифмический, соединенному также со вторым входом регистра памяти, третий вход подключен к выходу второго сумматора и одновременно ко входу преобразователя линейного кода в логарифмический. 834581 На чертеже приведена структурнаясхема цифрового анализатора. Схема включает последовательно соединенные аналоговый коммутатор 1, соединенный с входами анализатора 0 и О Х логарифмический аналого-цифровой преобразователь (А 1 Щ) 2, циФровой коммутатор 3, первый сумматор 4, регистр 5 сдвига, преобразователь 6 логарифмического кода в линейный, второй сумматор 7, опе" ративное запоминающее устройство 8, выходной код которого представляет собой результат измерения, а также постоянное запоминающее устройство 9, выход которого подключен к входу цифрового коммутатора 3, регистр 10 памяти, преобразователь 11 линейного кода в логарифмический, преобразователь 12 линейного кода в код арктангенса, блок 13 управления, соединенньц 4 со всеми блоками. Вход преобразователя 11 линейного кода в логарифмический подключен к выходу второго сумматора, а выход соединен со входами оперативного запоминающего устройства .8, регистра 10 и цифрового коммутатора 3. Регистр 10 содержит, кроме того, второй вход, который подключен к выходу регистра 5 сдвига, а выход 10 регистра соединен с входом дифрового коммута. тора 3. Вход преобразователя 12 линейного кода в код арктангеиса нодкжочен к выходу преобразователя 6 логарифмического кода в линейный, а выход - к входу оперативного запомшающего устройства 8. 5 10 15 20 25 30 35 40 45 50 55 4Анализатор работает следующимобразом. При измерении составляющих преобразования Фурье производится подключение первого входного сигнала к входу преобразователя 2, логарифмическое аналого-цифровое преобразование (АЦП) этого сигнала с помощью преобразователя 2 передача кодов логарифмического АЦП и постоянного запоминающего устройства 9 на сумматор 4, С выхода сумматора 4 сумма логарифмов входного напряжения и з 1 п", соэ- составляющих, хранящихся в устройстве 9, подается через регистр 5 сдвига (беэ сдвига в этом режиме) на преобразователь 6 логарифмического кода в линейный, после чего производится накопление 51 п-, созсоставляющих с помощью второго сумматора 7 и оперативного запоминающего устройства 8. При этом в оперативном запоминающем устройстве 8 каждому исследуемому сигналу, каждой частоте соответствует четыре ячейки; две-для хранения и накопления 51 п-, соз- составляющих, две - для хранения и накопления модуля и Фазы спектра, кроме того, в устройстве 8 каждой частоте соответствует еще 3 ячейки: две- для хранения и накопления модуля и фазы взаимного спектра, а третья - для хранения вычисленного значения коэффициента когерентности. После измерения и вычисления одной дискреты по первому каналу коммутатор 1 подключает второй канал (О )ВХ 2 к входу преобразователя 2, и производится аналогичное измерение и вычисление при тех же значениях з 1 п-, соз- составляющих, извлекаемых из устройства 9. После вычисления одной дискреты по всем каналам извлека-.ется следующее значение составляющих из постоянного запоминающего устройства 9, снова аналоговый коммутатор 1 подключает к преобразователю 2 первый канал (ОХ 4), и производятся аналогичные измерения и вычисления. Измерение частоты ортогональных составляющих достигается изменением тактовой частоты опроса ячеек постоянного запоминающего устройства 9, После окончания измерения з 1 п", соз- составляющих по всем частотам и каналам на первом участке исследуемого сигнала производится их преобразование в полярную сис%1 на частоте Г и в-том канале.Уравнение преобразования координатимеет следующий гид: где 51 - 51 п- составляющая 1-тоговходного сигнала на частоте Г0. - соз- составляющая "тогоМ 15входного сигнала на частоте ГДля реализаций уравнения (1) составляющаясчитывается из оперативного запоминающего устройства 8,20 передается через второй сумматор 7, преобразуется в логарифмический код в преобразователе 11, затем передается через цифровой коммутатор 3 и сумматор 4 на регистр 5 где происФ25 ходит удвоение кода путем сдвига, после чего информация через преобразователь 6 логарифмического кода в линейный и через сумматор 7 записывается в третью ячейку оперативЭО ного запоминающего устройства 8, соответствующую частоте Г, к "тому каналу. Аналогичное преобразование производится над 6", после чего производится суммирование двух аитилогарифмов в сумматоре 7, затем преобразование полученной суммы в преобразователе 11, передача через коммутатор 3 и сумматор 4, сдвиг в сторону младших разрядов в регистре 5 сдви 40 га, что соответствует умножению на в , далее преобразование в линей 2ный код в преобразователе 6, и, наконец, вычисленное значение Й записывается через сумматор 7 в опера 45 тивное запоминающее устройство 8.Для реализации уравнения (2) составляющая " считывается, передается через сумматор 7, преобразуется в логарифмический код в преобразо 50 ва,:,ле 11 и запоминается в регистре :Э, после чего считывается из запоминающего устройства 8 составляющая 6" и преобразуется в логарифмическии код в преобразователе 11. Затем полученные значения логарифмов передаются через коммутатор 3 на сумматор 4, где производится их вычитани, далее информация без сдвига Ойределение коэффициента когерентности между -тым и (+1) каналаЙ= 5"+6 =апе 11 о 91 о 9 ап -а1 о 92о 95"+ апс 11 о 921 о 9 С, 1; (1)11 .19.=агсй 9 , =.агсй 9 апФ 1 о 911 о 95 и-1 о 961 1 (2) передается через регистр 5. сдвига преобразуется в линейный код в преобразователе 6, после чего преобразуется в код арктангенса в преобразователе 12 и записывается в устройство 8 в четвертую ячейку, соответ ствующую Г 1-тому каналу.Для получения логарифмического представления (1 о 9 Й " и 1 о 9 1) производится считывание соответствующих ячеек иэ устройства 8, передача через сумматор 7 на преобразователь 11, после чего преобразованная информация вновь записывается в оперативное запоминающее устройство 8. Определение модуля и фазы взаимного спектра 1-той частоты каналови (1+1) производится в соответствии с уравнениями;Для реализации уравнения (3) Й 5 считывается из устройства 8, передает" ся через сумматор 7, преобразуется в преобразователе 11 и запоминается в регистре 10. Затем считывается Й,фд 1),передается через сумматор 7, преобразуется в преобразователе 11, после чего полученные логарифмические коды через коммутатор 3 поступа-. ют на сумматор 4, где суммируется. Результат суммирования без сдвига передается через регистр 5 сдвига, преобразуется в линейный код в преобразователе 6 и через сумматор 7 записывается в устройство 8. Реализация уравнения (4) осуществляется с помощью вычитания в сумматоре 7 кодов, считанных из устройства 8.Для уменьшения погрешности иэ-эа флюктуации измеряемых спектральных характеристик исследуемого случайного сигнала в анализаторе произ водится усреднение этих характеристик между участками сигнала. Усреднение производится путем накопления измеренных на каждом участке характеристик с помощью второго сумматора 7 и оперативного запоминающего устройства 8. В результате усреднения получаются средние значения СЙд ф, СЙ,ц) и СЙ (,4)Составитель А.Орловедактор А,Лежнина Техред Т.МаточкаКорректораказ Ти лисноеОсу ам д. 4/ илиал ППП "Патент", г. Ужгород, ул. Проектная,4097 70 ВНИИПИ по 113035