Устройство для совместной работы цифровых и аналоговых машин

(22) Заявлено 09,04.73 (21) 1903929/24с присоединением заявки1) М. Кл"- б 06,1 3/О Государственньй комитет Совета Министров СССР(23) П те убликовано 28,02.77. Бюллетень8 та опубликования описания 31.03,77) Авторы изобретения В. П. Боюн и Л, Г, Козлов ена Ленина институт кибернетики АН Украинской С(71) Заявит 54) УСТРОЙСТВО ДЛЯ СОВМЕСТНОЙ РАБОТЫ ЦИФРОВЫХ И АНАЛОГОВЫХ МАШИН2- повышение производиза счет автоматической устройства, выходов олоц входов ревсрсивцых дов устройства. Цель пзооретецця тельцости системы коммутации входов ка памяти функции счетчиков, т. е. выхИзобретение относится к области вычислительной техники и может быть использовано для реализации нелинейных зависимостей в управляющих и гибридных вычислительных системах, 5Известно многоканальное устройство реализации нелинейных зависимостей для гибридных вычислительных машин 11, построенное на базе запоминающего устройства с регистром адреса, преобразователя, схем 10 сравнения, элементов И, реверсивных счетчиков.Недостатком устройства является ручной набор схемы реализации нелинейных зависимостей, что в значительной степени снижает 1 производительность и коэффициент использования устройства.Известно также наиболее близкое по техническому решению к изобретению устройство для совместной работы цифровых и анало говых машин 12, содержащее регистр адреса, вход которого подключен к первому входу устройства, а выход - к входам блока памяти функций и цифро-аналогового преобразователя, выходом связанного с первым входом 2 первой схемы сравнения, второй вход которой соединен с вторым входом устройства, а выход - с входом шифратора. Выходы блока памяти функций подключены к первому входу коммутатора, вторым входом связанного с 3 в регистра адреса, а выход коммутат к входу блока реверсцвцых счетчиков, в которого через блок вывода соединен с ом устройства.Однако такое устройство не обеспечивает автоматизации выбора заданного вида нели- ейной завпсимостц для данного входа и вывода се ца требуемый выход, что значительно снижает производительность системы и це- пом Это достигается тем, что в устроцство введены блок памяти адресов, регистр вида функций, регистр адреса нелпнейностей, вторая и третья схемы сравнения, причем выходы блока памяти адресов соединены с входамц регистров вида функций и адреса нелцнейцостей, а выходы этих регистров - с первыми входамп соответственно второй и третьей групп схем сравнения, вторые входы которых связаны с выходом шифратора, выходы второй и третьей схем сравнения подключены к третьему и четвертому входам коммутатора.Блок-схема устройства представлена ца чертеже.Она содержит регистр 1 адреса, блок 2 памяти функций, цифро-аналоговый преобразователь 3, первую схему 4 сравнения, шифратор 5, коммутатор 6, блок 7 реверсивных счетчиков, блок 8 вывода, блок 9 памяти адресов, регистр 10 вида функций, регистр 11 адреса нелинейностей, вторую 12 и третью 13 схемы сравнения,Устройство работает следующим образом, Регистр 1 выполнен в виде кольцевого счетчика, который в соответствии с тактовыми импульсами, поступающими на первый вход устройства, последовательно формирует адреса всех ячеек блока 2. В блоке 2 записаны через равные интервалы по аргументу приращения всех нелинейных зависимостей, количество которых соответствует разрядности блока 2. В соответствии с адресами, формируемыми в регистре 1, осуществляется считывание информации, в виде приращений функций, из блока 2, которая поступает на коммутатор 6. Связь регистра 1 с коммутатором 6 предназначена для определения направления приращения по аргументу, для чего в коммутаторе анализируется предыдущее и текущее состояния двух младших разрядов регистра 1, и если их состояние изменилось в сторону у меньшения, происходит инвертирование информации, считываемой из блока 2 по данному каналу. Коды из регистра 1 поступают также на цифро-аналоговый преобразователь 3, на выходе которого при этом формируется ступенчатое напряжение развертки, которое с помощью схемы 4 сравнивается с входными величинами. Импульсы сравнения со схемы 4 с помощью шифратора 5 преобразуются в порядковые номера соответствующих схем сравнения. Блок 9 устанавливает соответствующие коды в регистры 10 и 11,При сравнении кодов с шифратора 5 с кодами, заданными в регистрах 10 и 11, вырабатываются импульсы, управляющие коммутатором 6, Импульсы, поступающие на коммутатор 6, управляют подключением требуемой функции из блока 2 и выбранных функций на заданные входы блока 7.Если, например, в устройство поступают переменные х х, хз, х 4, , а в разрядах ячеек блока 2 записаны приращения нелинейных зависимостей Ып х, Соз х, 1 о 1, х, е - ", и необходимо на третий выход устройства подключить нелинейную зависимость е в , то код 002 (х,) выдается из блока 9 на регистр 10 (е-") и на регистр 11. Аналогично осуществляется выбор вида функции для остальных входных переменных и подключение выбранных функций на требуемые к выходу устройства.Устройство может работать как с аналого выми входными сигналами, так и с цифровыми входными сигналами. Выходы устройства также могут быть как аналоговыми, так и цифровыми.Технико-экономический эффект от введения 10 блока памяти функций, регистров вида функции, регистров адреса нелинейности, второй и третьей групп схем сравнения заключается в снижении затрат времени на набор структурной схемы устройства, что приводит к повы шению производительности и коэффициентаиспользования оборудования устройства,Формула изобретения20Устройство для совместной работы цифровых и аналоговых машин, содержащее регистр адреса, вход которого соединен с первым входом устройства, а выход - с входами 25 блока памяти функций и цифра-аналоговогопреобразователя, выход которого соединен с первым входом первого схемы сравнения, второй вход которой соединен с вторым входом устройства, а выход - с входом шифратора, З 0 выходы блока памяти функций соединены спервым входом коммутатора, второй вход которого соединен с выходом регистра адреса, выход коммутатора соединены со входом блока реверсивных счетчиков, выход которого З 5 через блок вывода соединен с выходом устройства, отличающееся тем, что, с целью повышения производительности, в него введены блок памяти адресов, регистр вида функций, регистр адреса нелинейностей, вторая и 40 третья схемы сравнения, причем выходы блока памяти адресов соединены с входами регистров вида функций и адреса нелинейностей, выходы которых соединены с первыми входами соответственно второй и третьей 45 групп схем сравнения, вторые входы которыхсоединены с выходом шифратора, выходы второй и третьей схем сравнения соединены с третьим и четвертым входами коммутатора.Источники информации, принятые во вни мание при экспертизе:1. Авт, св. 333566, кл. 6 066 7/26, 6 06,11/00, 1971.2. Авт. св, 504211, кл. 6 065 3/00, 1973 (прототип) .Составитель Л. КозловРедактор И. Грузова Текред А. Камышникова Корректор Л. ДенискинаЗаказ 539/9 Изд. Ъа 232 Тираж 899 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2