Запоминающее устройство

О П И С А Н И Е п 1546933ИЗОБ ЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик) 2115123/2 вкпГосуда ннын комитет овета Министров СССРпо лелем изобретений н открытий 53) УДК 681.327.6С, Н. Аврамова, А, В. Городний, В. И, Корнейчук и В. И. иевский ордена Ленина политехнический институт им,Великой Октябрьской социалистической революции ия(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО я является повышение ин дежностп запоминающег Изобретение относится к вычислительной технике и предназначено для построения запоминающего устройства (ЗУ) повышенной н адежн ости.Известно запоминающее устройство, в котором слова накапливаются в группы сдвигающих матриц и каждая группа накапливает один бит одного слова 11.Однако в указанном запоминающем устройстве отсутствуют цепи управления коммута цией регистра адреса с накопителем.Наиболее близким по технической сущности к данному изобретению является запоминающее устройство, содержащее регистр слова, один из входов которого подключен к первым 1 выходам адресного блока, второй выход адресного блока соединен со входом генератора синхроимпульсов, вход адресного блока соединен с первым выходом блока управления, второй выход которого соединен с первыми 2 управляющими входами коммутаторов, накопитель, выходы которого подключены к информационным входам первого коммутатора 2.Однако в указанном запоминающем устрой стве не предусмотрены, во-первых, контроль информации в накопителе, во-вторых, возможность какого-либо исправления появившихся искаженных разрядов, и в третьих, не предусмотрена возможность пересылки информации с отказавшего регистра на исправный при повторяющихся ошибках в разряда накопителя.Целью изобретенформационной на оустройства.Указанная цель достигается тем, что в запоминающее устройство введены блок регистрации отказов, блок декодирования, блок задания номера заменяющей ячейки памяти накопителя, элементы И, ИЛИ, блок кодирования, входы которого через регистр слова подключены к выходам элементов ИЛИ, выоды блока кодирования соединены со водамп второго коммутатора, выоды которого подключены к первым входам элементов И, вторые воды элементов И подключены к выходу генератора синроимпульсов, выоды элементов И соединены со водами накопителя, выоды первого коммутатора подключены к информационным входам блока декодирования, управляющий вод которого соединен со вторым выходом блока управления, с управляющим входом блока регистрации отказов, управляющим входом блока задания номера заменяющей ячейки памяти накопителя, управляющим входом блока кодирования, первый выход блока декодирования соединен с одним из входов элементов ИЛИ, другие входы которых подключены к информационным шинам10 15 2 О 25 зо 35 40 45 50 55 11 О 65 устройства, второй выход блока декодирования соединен со входом блока регистрации отказов, выход которого подключен ко входу блока задания номера заменяющей ячейки памяти накопителя, выходы которого соединены со вторыми управляющими входами коммутаторов.На чертеже показана функциональная схема предлагаемого устройства.Оно содержит информационные шины 1,подключенные к одним входам элементов ИЛИ 2, выходы которых подключены к информационным входам регистра слова 3, а выходы последнего к информационным входам блока кодирования 4, выходы которого подключены к одним из входов коммутатора 5. Его выходы подключены к первым входам элементов И 6, вторые входы которых подключены к выходу генератора синхроимпульсов 7. Выходы элементов И 6 связаны с информационными входами накопителя 8, содержащего и сдвиговых регистров ячеек, управляющие входы которых подключены к выходу генератора синхроимпульсов 7.Выходы накопителя 8 подсоединены к одним из входов коммутатора 9, а его выходы подключены к информационным входам блока декодирования 10, первые выходы которого связаны со вторыми входами элементов ИЛИ 2. Вторые выходы блока декодирования 10 подсоединены ко входам блока регистрации отказов 11, а третьи выходы - к другим входам коммутаторов 5 и 9. Выходы алака регистрации отказов 11 соединены с одними входами блока задания номера заменяющей ячейки памяти 12 накопителя, выходы котороподкюены к управляющим да мутаторов 5 и 9, 11 ервый выход блока управления 13 связан с соответствующим входом адресного блока 14, а вторые выходы блока управления 13 связаны с управляющими входами блока кодирования 4, коммутаторов 5, 9, блока декодирования 10, блока регистрации отказов 11, блока задания номера заменяющей ячейки памяти 12, Блок управления 13 имеет также входы 15, 16 начало операции и код операции соответственно) и выход 17 (конец операции).Второй вход адресного блока 14 связан с адресными шинами 18 устройства, а третий вход с выходом генератора синхроимпульсов 7. Выход адресного блока 14 подключен к управляющему входу регистра слова 3, выходы которого подключены также к выходным информационным шинам 19 устройства.Информационное слово поступает на входы 1 и через элементы ИЛИ 2 записывается в регистр слова 3, а с выходов последнего поступает на блок кодирования 4 плп на выходы 19, В блоке кодирования 4 в соответствии с информационными разрядами происходит образование контрольных разрядов. Через коммутатор 5 и элементы И 6 слово поступает на сдвиговые регистры накопителя 8. Импульсы,поступившие от генератора синхроимпульсов 7 па сдвигающие пепи регистров накопителя 8, осуществляют синфазный и синхроннь й сдвиг информации.Содержание каждого сдвигового регистра соответствует одному разряду всех слов, т. е, происходит параллельная запись, сдвиг и считывание слов. С выходов регистров через коммутатор 9 слава поступает на блок декодирования 10, а потам перезаппсывается в регистр слова 3. В блоке регпстраь;пи отказов 11 фиксируется числа обнаруженных ошибок в каждом регистре и достижение определенного, наперед заданного числа, свидетельствует о появлении отказа в регистре. При этом происходит замена этого же регистра при помощи блока задания номера заменяющей ячейки памяти 12. Принцип замены состоит в том, что прп отказе -го регистра накопителя 8, информация пересылается в самый младший исправно работающий регистр, а его информация автоматически стирается. Коммутаторы 5 и 9 подключают блок кодирования 4 и блок декодирования 10 только к исправно работающим регистрам накопителя 8. Блок управления синхронизирует рабогу всего устройства.Таким образом, описываемое запоминающее устройство выполняет те же функции, что и известное, но является более надежным в 1 О - 104 раз при незначительных дополнительных аппаратурных затратах, что приводит к повышению его технико-экономической эффективности по сравнению с прототипом во столько же раз,Формула изобретения Запоминающее устройство, содержащее регистр слова, один из входов которого подключен к первым выходам адресного блока, второй выход адресного блока соединен со входом генератора спнхроимпульсов, вход ацресного блока соединен с первым выходом блока управления, второй выход которого соединен с первыми управлягощими входами коммутаторов, накопитель, выходы которого подключены к информационным входам первого коммутатора, о тл ич а ющееся тем, что, с целью повышения информационной надежности устройства, в него введены блок регистрации отказов, блок декодирования, блок задания номера заменяющей ячейки памяти накопителя, элементы И, ИЛИ, блок кодирования, входы которого через регистр слова подключены к выходам элементов ИЛИ, выходы блока кодирования соединены со входами второго коммутатора, выходы которого подключены к первым входам элементов И, вторые входы элементов И подсоединены к выходу генератора спнхроимпульсов, выходы элементов И соединены со входами накопителя, выходы первого коммутатора подключены к информационным входам блока декодирования, управляющий вход которого соединен со546933 Составитель А. Воронин Текред Е, Жаворонкова Редактор Н. Каменская Корректор О. Тюрина Заказ 330,13 Изд. М 187 Тираж 769 Подписное ЦНИИПИ Государственного комитета Совста Министров СССР по делам изобретений и открытий 113035, Москва, Ж, 1 заушская наб., д. 4/5Типография, пр. Сапунова, 2 вторым выходом блока управления, с управляющим входом блока регистрации отказов, управляющим входом блока задания номера заменяющей ячейки памяти накопителя, управляющим входом блока кодирования, первый выход блока декодирования соединен с одним из входов элементов ИЛИ, другие входы которых подключены к информационным шинам устройства, второй выход блока декодирования соединен со входом блока регистрации отказов, выход которого подключен ко входу блока задания номера заменяющей ячейки памяти накопителя, выходы которого соединены со вторыми управляющими входами коммутаторов.Источники информации, принятые во внимание прп экспертизе;1. Заявка Франции2206559, кл. 6 11 С19/00, 12.07,74.10 2. Патент СШЛ3735361, кл. 340 - 172,5,22.05.73 (прототип) .