Цифровой демодулятор частотно-модулированных сигналов

(51) М. Кл.- "Н 041.27/1 О Государственный комитет Сове 1 а Министров СССР 23) ПриоритетОпубликовано 30.01.77, Бюллетень ЪЪ 4Дата опубликования описания 28.02,77 53) УДК 621.376.3(088.8) ло делам изобретени и открытийИзобретение относится к технике связи и может использоваться для демодулирования частотно-модулированных сигналов,Известен цифровой демодулятор частотно- модулированных сигналов, содержащий последовательно соединенные опорный генератор, первый ограничитель и делитель частоты и последовательно соединенные полосовой фильтр, второй ограничитель и дифференцирующую цепочку, а также фильтр нижних частот, подключенный к решающей схеме. Однако известный демодулятор имеет низкую помехоустойчивость схемы дешифратора.Целью изобретения является повышение помехоустойчивости,Для этого в цифровой демодулятор частотно-модулированных сигналов, содержащий последовательно соединенные опорный генератор, первый ограничитель и делитель частоты и последовательно соединенные полосовой фильтр, второй ограничитель и дифференцирующую цепочку, а также фильтр нижних частот, подключенный к решающей схеме, введены схема запуска, блок определения рабочей полосы частот и последовательно соединенные дешифратор, сумматор, ключевая схема и блок сравнения, выход которого соединен с фильтром нижних частот, а дифференцирующая цепочка через схему запуска подключена к делителю частоты, соответствующие выходы которого соединены с дешифратором и блоком определения рабочей полосы частот, выход которого подключен к управлявшему входу ключевой схемы, при этом вто рой выход с.;емы запуска соединен с соответствующими входами дешифратора и блока определения рабочей полосы частот.На чертеже приведена структурная электрическая схема цифрового демодулятора частот- О но-модулированных сигналов.Цифровой демодулятор частотно-модулированных сигналов содержит последовательно соединенные опорный генератор 1, первый ограничитель 2 и делитель частоты 3 и после довательно соединенные полосовой фильтр 4,второй ограничите )ь 5 и дифференциру)ощую цепочку б, а также фильтр нижних частот 7, подключенный к решающей схеме 8, схему запуска 9, блок определения рабочей полосы ;) частот 10 и последовательно соединенные дешифратор 11, сумматор 12, ключевую схему 13 и блок сравнения 14, выход которого соединен с фильтром нижних частот 7, а дифферепцирющая цепочка 6 через схем запояска 9 5 подключена к делителю частоты 3, соответ.ствующие выходы которого соединены с дешифратором 11 и блоком определения рабочей полосы частот 10, выход которого подключен к управляющему входу ключевой схемы 0 13, при этом второй выход схемы запуска 9соединен с соответствующими входами дешифратора 11 и блока определения рабочей полосы частот 10, причем делитель частоты 3 состоит из триггеров 15 - 27, дешифратор 11 - из триггеров 28 - 32, блок определения рабчей полосы частот 10 - из триггера 33, схем НЕ 34, ИЛИ - НЕ 35 и И - НЕ 36 - 38, схема запуска 9 - из схем НЕ 39 - 41, ИЛИ - НЕ 42, резистора 43 и конденсатора 44, а сумматор 12 - из резисторов 45 и операционного усилителя 46.Устройство работает следующим образом.Предположим, что 1 передается частотой 1585 1 ц, а О - 1415 Гц, что довольно часто применяется в системах морской КВ-радиосвязи 1 например, в аппаратуре 8 ТВ-(5 при работе В тональном режиме). В этом случае осно- ные составляющие спектра сигнала располагаются в полосе частот 1330 - 1670 Гц.При работе сигнал частоты 2243775 Гц, создаваемый опорным генератором 1, подается на первый ограничитель 2 и с него в виде прямоугольных импульсов подается на делитель частоты 3, состоящий из тринадцати триггеров 15 - 27, соединенных в определенном порядке. Сигнал, поступающий на вход устройства, подается на полосовой фильтр 4 с полосой пропускания 340 Гц (1330 в 16 Гц), час. тотно-модулированный сигнал, с выхода которого подается на второй ограничитель 5 и с его выхода в виде прямоугольных импульсов ня дифференцирующую цепочку б.При поступлеции сигнала первый положительный импульс с дифференцирующей цепочки 6 поступает на вход схемы НЕ 39 схемы запуска 9, вызывая на ее выходе О. Соответственно на выходе схемы НЕ 40 появляется 1, которая подается на счетные входы триггеров 28 - 32 дешифратора 11, а также ца входы схем НЕ 41 и ИЛИ - НЕ 42. Перепад с 1 ца О ца выходе схемы НЕ 40 вызывает пояВленис положительного импульса на Выходе схемы ИЛИ - НЕ 42, длительность которого определяется постоянной резистора 43 ц конденсатора 44. Эта 1 инвертируется схемой запуска 9 и подается на вход Л (сброс) триггеров 15 - 27 делителя частоты 3, Го окончании импульса на входе Л триггеры 15 - 27 начинают подсчет импульсов, поступающих от опорного генератора 1.Г 1 ри поступлении второго положительного импульса с выхода дифференцирующей цепочки 6 1, поданная с выхода схемы НЕ 40 ца входы С триггеров 28 - 32 производит перезапись состояния триггеров 19 - 22 и 25 в триггеры 28 - 32 дешифратора 11. После этого импульс с выхода схемы запуска 9 сбрасывает триггеры 15 - 27 и онц снова начинают пересчет импульсов, поступающих с выхода опорного генератора 1.Информация, записанная в три 1 геры 28 - 32 через резисторы 45 сумматора 12, подается ня вход повторителя напряжения, В 11 полценного на операционном усилителе 46. Когда частотно-модулированный сигнал находится в полосе частот 1330 - 1670 Гц, на выходах схем И - НЕ Зб - 38 блока определениярабочей полосы частот 10 имеется 1, триггер 33 устанавливается в положение О, открывастс 5 ИЛ 10 чевяя схема 13, и сигнал с Выходя сумматора 12 поступает на блок сравнения 1-, который производит сравнение поступающего напряжения с порогом, т, е. произво 1 О Л 1 п оценку, принадлежит ли этот период чатоты 1 или О, а также осуществляет оценку его расстояния от О или . Фильтри:;жппх частот 7 осуществляет интегрирование полученного на выходе блока сравнения15 14: апряжения за время одной информационной посылки. Решавшая схема 8 выносит решение, передавалось лц эта информационная1 или О. Так как осуществляется обработка кяжлого периода заполняющей частоты,2) цифровой демодулятор по своей помехоустойчивосп 1 близок к когерецтному демодулятору.Когда частота принимаемого сигнала значптельно выше частоты 1670 Гц, напряжениес вылхолов триггеров 24 и 25 поступает на вход25 схемы И - 1-Е 38 и вызывает появление О цасе Выходе. Соответственно на выходе схемыИЛИ - НЕ 35 появляется 1, при которой припоступлении очередного импульса ца вход Спа выходе триггера 33 появляется 1. ВыЗЗ ходцым напряжением триггера 33 закрываетсякл 1 очевая схема 13, и сигнал на входе блокасравнения 14 отсутствует.Когда частота входного сигнала не на много превышает частоту 1670 Гц, то напряжение35 с Выходов триггеров 23 - 25 вызывает О навыхоле схемы И - НЕ 36, которая в свою очередь через триггер 33 закрывает кгночевуюсхему 13,Когда частота входного сигнала меньше ча 10 стоты 1330 Гп, то появляется О на выходесхемы И - НЕ 37 ц также закрывается ключевая схема 13.Если частота входного сигнала превышаетчастоту 1920 Гц, срабатывает триггер 27, и45 О, поданный ца вход схемы ИЛИ - НЕ 35,вызызает 1 на ее вь 1 ходе, и триггер 33 закрывает ключевую схему 13. Формула изобретения5 ОЦифровой демодулятор частотно-модулированных сигналов, содержащий последовательно соединенные опорный генератор, пер.Вый ограничитель и делитель частоты и после ловатсльно соединенные полосовой фильтр,второй ограничитель и дифференцирующую цепочку, а также фильтр нижних частот, подключенный к решающей схеме, отл ич а ющп й с я тем, что, с 5 целыо повышения помехобо устойчивости, введены схема запуска, блок опрслеления рабочей полосы частот и последовательно соединенные дешифратор, сумматор, ключевая схема и блок сравнения, выход которого соединен с фильтром нижних частот, я 65 лифференцирующая цепочка через схему заЗаказ 213,16 Изд, Жз 165 Тираж 869 Подписное ЦНИИПИ Госмдарственного комитета Совета Ми петров СССР но делам изобретений и откргятп 1 113035, .1 осква, Ж.35, Рапиская наб., д 4 5Типография, пр. Сап нова, 2 пуска подключена к делител 1 о частоты, соответствующие выходы которого соединены с дешифратором и блоком определения раоочей полосы частот, выход которого подключен Составитель Е. Люоигиова Техред Е, Петрова к управляющему входу ключевой схемы, при этом второй выход схемы запуска соединен с соответствующими входами деи 1 ифратора и олока определеня рабочей полосы частот.