Синхронный счетчик

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) 111) А) 151)4 НОЗ К 23 ОПИСАНИЕ ИЗОБРЕТЕН Об ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ТОРСНОМУ СВИДЕТЕЛЬСТ(71) Государственное союзное конструкторско-технологическое бюро по проектированию специализированных микросхем(56) Авторское свидетельство СССР892737, кл, Н 03 К 23/02, 1982.Филиппов А. Г., Белкин О. С. Проектирование логических узлов ЭВМ. М.: Советское радио, 1974.(57) Изобретение относится к цифровой вычислительной технике и дискретной автоматике. Может быть использовано при построении счетных устройств на потенциальных логических элементах. Цель изобретения - повышение достоверности функционирования. В устроистве, содержащем 1-1 и 1-2 тактовые шины, разряды 2-1, 2 (п), 2 п, 2(п+1), каждый из которых содержит синхровход и выход переноса, а каждый разряд, кроме 2-1, содержит вход переноса, п-й разряд содержит КЯ (К 5) триггеры 3,4,5, для достижения цели в п-й разряд введен дополнительный логический элемент ИЛИ-НЕ (И-НЕ) 9. В описании изобретения приведен вариант построения п-го разряда счетчика на логических элементах И-НЕ. Устройство работает надежно при условии, что суммы задержки между импульсами на шинах 1-1 и 1-2 времени срабатывания элемента 9 меньше длительности импульса. Устройство обеспечивает достоверное функционирование с любыми разрядами, сигналы на выходах переносов которых переключаются по срезу (фронту) импульсов на тактовых шинах. 3 ил.Фор,ссула изобретения 45 50 55 Изобретение относится к цифровой вычислительной технике и дискретной автоматике и может быть использовано при построении счетных устройств на потенциальных логических элементах.Цель изобретения - повышение достоверности функционированияНа фиг.1 представлен синхронный счетчик, и-ый разряд которого содержит дополнительный элемент И-НГ; на фиг.2. пример построения на элементах И-НЕ и-го разряда счетчика; на фиг.З - временная диаграмма работь синхронного счетчика.Счетчик (фиг.1) содержит нервуо 1-1 и вторую 1-2 тактовые шины и разряды 2-1, 2-2,2. (п), 2.п, 2. (и+1) каждый из которых содержит сицхровход и выход переноса, а каждый разряд, кроме первого 2,1, содержит вход переноса, который соединен с выходом переноса предыдущего разряда, первая тактовая шина 1-1 соединена с синхровходами первый и разрядов 2.12.п. Вторая тактовая шина 1.2 соединена с синхровходами всех, начиная с (и+ 1)-го, разрядов 2. (и+1)и-ый разряд содержит первый 3, второй 4 и третий 5 КР(КР)-триггеры, первый выход первого КР(КР)-триггера 3 соединен с Р(Р) -входом второго КР(КР)- триггера 4, второй выход которого соединен с К( К)-входами первого 3 и третьего КР(КР)-триггеров, первый выход третьего КР(КР)-триггера 5 соединен с Р(Р)-входом перво о КР (КР) -триггера 3, второй выход которого соединен с р(р) -входом третьего КР(КР) триггера 5, вход переноса 6 соединен с К (К) и р (р) -входами первого КР(КР)-тритера 3, синхровход 7 соединен с К(К)-входами первого 3 и второго 4 КР(КР)-триггеров, а выход переноса 8 соединен с первым выходом второго триггера 4, и-ый разряд 2-и содержит дополнительный логический элемент ИЛИ-НЕ (И-НЕ) 9, первый вход которого соединен с первым выходом первого КР(КР) триггера 3, второй вход дополнительного логического элемента 9 соединен со второй тактовой диной 1.2, а выход элемента 9 соединен с Р(Р) -входом первого триггера 3.На фиг.2 изображен пример построения и-го разряда счетчика (фиг.) на логических элементах И-НЕ, и-ый разряд содержит три КР-триггера 3 - 5, вход переноса о, синхровход 7 и выход переноса 8, а также дополнительный логический элемент И-НЕ 9. Первый триггер 3 построен ца элементах И-НЕ 1 О и1, второй трипер 4ца элементах ИГ 2 и 3, а триггер 5 -- на элементах И-НЕ 14 и 15.Ацалоп сцо можно построить и-ый разряд ца лсц ичсских элемецтах ИЛИ-Н 1функционирование сицхроцного счетчика (фи. ) П 05 н.сяется времсццои диараммои фиг.3. В начальном состоянии на выходах первого 2.1 и (и+1)-гс 2. (и+1) разрядов сгансвгецсс сигцалы логического ), а ца 5 0 5 20 25 30 35 40 выходах переноса всех разрядов и в;,одов Я разрядов со второго 2.2 по п-ый 2.и сигналы логической единицы. Сигналы на тактовых шинах 1.1 и 1.2 изображены со сдвигом фаз. По фронту первого импульса 1-1 происходит переключение сигнала Я первого разряда 2.1 в логическую единицу, По фронту первого импульса 1-2 происходит переключение элемента 9 в логическмй ноль, По срезу первого импульса происходит последовательные переключения в логическую единицу сигналов на выходах переносов первых (и) разрядов 2.1, 2.(п). Пуктиром на временной диаграмме показаны возможные переключения сигналов на первых выходах первого 3 и второго 4 КР(КР) трисгеров и-го разрядов, которые произошли бы при отсутствии элемента 9. Опасным является появление логической единицы на первом выходе второго КР(РР)- триггера 4 и-го разряда во время действия импульса на шине 1-2, которое может привести к ложному срабатыванию (и+1)-го разряда. Однако сигнал логического нуля на выходе элемента 9 удерживает логическую единицу на первом выходе первого КР(КБ) триггера 3 до среза импульса на шине 1-2. Дальнейшие переключения происходят в соответствии с временной диаграммой (фиг.З). В случае противоположного распределения задержек между импульсами на шинах 1.1 и 1.2 опасных состязаний не возникает, так как фронт импульса на выходе переноса и-го разряда не может опередить срез импульса на шине 1.2.Сицхроцный счетчик работает функционально надежно при условии, что сумма задержки между импульсами на шинах 1.1 и .2 и времени срабатывания элемента 9 меньше длительности импульса.Таким образом, предложенный синхронный счетчик с и.ым разрядом, выполненным на элементах И-НЕ (ИЛИ-НЕ), обеспечивает достоверное функционирование с любыми разрядами, сигналы на выходах переносов которых переключаются по срезу (фронту) импульсов на тактовых шинах. Синхронный счетчик, содержащий первую и вторую тактовые шины и разряды, каждый из которых содержит сицхровход и выход перенсса, а каждый разряд, кроме первоо, содержит вход переноса, который соединен с выходом переноса предыдущего разряда, первая тактовая шина соединена с синхровходами первых и разрядов, а вторая актовая шина соединена с синхровходами вссх, начиная с (и+ 1)-го разрядов, п-й разряд содержит первьсй, второй и третий КР (КР) -триггеры, первый выход первого КР (КР) -триггера соединен с Р (Р) -входом второго КР(КР)-триггера, первый выход которого соединен с выходом переноса и-готвен ного комитет ретений и о 1 кр 35, Раушская н г. Уж горол. мл. разряда, а второй выход соединен с К(К)-входами первого и третьего К 5(КЯ)- триггеров, первый выход третьего КЯ(КЬ)- триггера соединен с Я(5)-входом первого КЯ (%5) -триггера, второй выход которого соединен с 5(Б)-входом третьего К 5(КВ)- триггера, вход переноса соединен с К(К) и Ь(Ь)-входами первого КЬ(КБ)-триггера, синхровход соединен с К (Й) -входами первого и второго КЬ(К 5) -триггеров, отличающийся СостаТекрел Тираж Госуларс ела м изоб сква, Ж Патент,тем, что, с целью повышения достоверности функционирования, п-й разряд содержит дополнительный логический элемент ИЛИ-НЕ (И-НЕ), первый вход которого соединен с первым выходом первого КЯ (Г 5) -триггера, второй вход дополнительного элемента соединен со второй тактовой шиной, а выход дополнительного элемента соединен с дополнительным Я -входом первого КЯ(Ю)- триггера.