Измеритель коротких интервалов времени

(51) М, Кл.э 604 Р 10 присоединением заявки3) Приоритет судерстеенный намнтесвета е 1 иннстрае СССРее делам изобретенийи открытий) Опубликовано 05.09.76. Бюллетень35) Дата опубликования описания 22.06.77(71) Заявител 54) ИЗМЕРИТЕЛЬ КОРОТКИХ ИНТЕРВАЛОВ ВРЕМЕН носится к области изме ности может быть исполь Изобретение от иой техники, в част при измерении вре имеющих колеб Известны изм основанные на кл тельного счета" 111 Известен такжеител зовано льсов,меннь араметро ания на переднем фронте,ерители интервалов врссическом методе "пос12, 31.измеритель 11 коротки емени,ледоваин тервалов времени, содержащии два дискримипа. тора, вход каждого из которых подключен ко входу измерителя, выход первого дискриминатора - к одному входу первого триггера, а выход второго дискриминатора через первую схему "ИЛИ" - к другому входу первого триггера, выход которого подключен к первому входу второй схе. мы "ИЛИ", кварцевый генератор, выход которого через вторую схему "ИЛИ" соединен со счетным входом первого счетчика и через третью схему "ИЛИ" - со счетным входом второго счетчика, второй вход третьей схемы "ИЛИ" подключен к выходу второго триггера, один вход которого подсоединен к входу "старт" измерителя, а другой вход - к шине "сброс", которая подключена ко второму входу первой схемы "ИЛИ" и установочному входу второто счетчика, к выходу которого, в свою очередь, подключен третий триггер. Однако отмечается невозможность измерения временных пара.метров импульсов, имеющих колебали на переднем фронте,Цель изобретения - измерение временных пара. метров импульсов сложной форды, Для этого в измеритель введены три триггера, две схемы "ИЛИ" и схема "И", причем второй счетчик через схему "И" подключен ко входу третьего триггера, один выход которого через четвертую схему "ИЛИ" подключен к установочному входу первого счетчика и к счетному входу четвертого триггера, а другой выход через пятую схему",ИЛИ". - к счетному входу пятого триггера, выход которого соединен с третьими входами второй н третьей схем "ИЛИ", второй вход пятой схемы "ИЛИ" подключен к одному выходу первого триггера, второй выход которого подключен ко второму входу четвертой схемы "ИЛИ", управляющие входы четвертого триггера подсоединены к управляющим входам измерителя, а шина "сброс" соединена со всеми триггерами,На фиг, 1 представлен входной импульс, параметры которого измеряются на уровне Оп, на фиг.На чертеже изображена предлагаемая матрица памяти,Матрица памяти содержит пакеты 1 числовых обмоток с каналами 2, которые обхвачены этими числовыми обмотками. В каждый канал помещает. ся по два стержня 3 цилиндрических магнитных пленок с обычным. изоляционным покрытием, у которых концы с одной стороны замкнуты между собой пайкой 4, а вторые концы изогнуты для прилегания к лепесткам 5 контактной колодки 6 или для госледовательного соединения пайками 7 с парами противолежащих стержней разных пакетов одной матрицы. Контактные лепестки 5 расположе. ны в промежутках между выходными отверстиями соседних каналов 2. Напротив этих отверстий в контактной колодке б имеются сквозные проелгз 8 чля установки или извлечения через них стержней 3,Замкнутые концы 4 каждой пары стержней на. ходятся в свободном незакрепленном состоянии и имеют воэможность беспрепятственно перемещать ся при температурном расширении стержней, что исключает обычное сужение диапазона рабочих температур матрицы из за магнитострикционности ци. линдрических магнитных пленок,Пары стержней одноименных разрядов соседних матриц соединяются посчедовательно, при этом число переходных контактов меньше, чем для извеспгых матриц.На серийной матрице памяти с одним пересечением числовых обмоток на бит хранимой ли 11 ормянии был испытан предложенный прийцип построения матрицы, Проба показала, что переход на работу с двумя пересечениями на бит оказался возможным без увеличения габаритов матрицы или снижения ее емкости памяти. Такой переход, включая изменение конструкции контактной колодки, дает увеличение (почти вдвое) амплитуды выход.ных сигналов, снижение индуктивности разрядных цепей более чем в два раза, уменьшение помех от числовых токов, возрастание процента годных стержней после установки в матрицу, возможность быстрой замены стержней без разборки матрицы и упрощение последней,Формула изобретенияМатрица памяти, содержащая в каждом разря.де по два стержня цилиндрических магнитных пле.нок, пакеты числовых обмоток со сквозными кана.лами для размещения укаэанных стержней и выходные контактные колодки разрядных цепей матри.цы, отличающаяся тем, что, с цельюулрощения матрицы и снижения индуктивности разрядных цепей, в каждом канале пакета числовых обмоток размещено по два стержня цилиндрических магнитных пленок с"замкнутыми между собой концами на одной стороне г коленчатыми изгибами на друтой стороне, лепестки выходных контактных колодок расположены в промежутках между входными от.8 О верстиями указанных каналов, против которыхмежду контактами выполнены сквозные проемы.. Лугова е Заказ 1302 Тираж 76 ЦНИИ по делам 113035, Ыосквзобретений и откры Ж, Раушская на илиал ППП "Патент", г, Ужгород, ул. Проектная,арственного комитета ове ПодписноеМинистров ГЕТРийб., д. 4/5