Дифференцирующее устройство

О П И С А Н И Е нц 517894ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополнительное к авт. свнд-ву22) Заявлено 09.10,74 (21) 2065340/2 51) М. Кл. б 06 Г 15/34 с присоединением заявкиГосударственный комитет Совета Министров СССР по делам изобретенийи открытий, Жабин, В. И. Корнейчук, В, П. Тарасенк евскии ордена Ленина политехническии институт им, 50-лет Великой Октябрьской социалистической революции а 5 Витель) ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТ Изобретение относится к вычислительнои технике и может быть применено, например, в цифровых вычислительных машинах, в цифровых дифференцирующих машинах и в специализированных цифровых устройствах, построенных на интегральных схемах,Известно дифференцирующсе устройство, содерзкащес коммутаторы и блок управления. Известное устройство характеризуется невысоким быстродействием при вычислении производной любого порядка от функции, представленной многочленом, и имеет большой состав аппаратуры.Целью изобретения является повышение быстродействия устройства и упрощение вычисления производной любого порядка от функции, представленной многочленом, и упрощение устройства. Это достигается тем, что в описываемое устройство введены регистр операнда, регистр окончательного результата, блоки элементов ИЛИ, формирователи, регистры коэффициентов и сумматоры, вход каждого из которых подключен к выходу соответствующего коммутатора, информационные входы которых соединены с выходами соответствующих блоков элементов ИЛИ и регистра операнда, выходы каждого регистра коэффициентов и каждого формирователя подключены к управляющим входам соответствующих коммутаторов, управляющие входы регистров коэффициентов, регистра окончательного результата, сумматоров, входы блоковэлементов ИЛИ и первые и вторые входыформирователей соединены с соответствующи 5 ми выходами блока управления, третьи входы-х формирователей соединены со вторыми выходами ( - 1) -х формирователей, четвертыевходы - подключены к выходам т-х сумматоров, пятые входы - к выходу младшего раз 10 ряда регистра операнда, вход регистра окончательного результата подключен к выходуп-го сумматора,На чертеже приведена структурная схемаописываемого устройства.15 Оно содержит сумматоры 1, - 1(и - степеньмногочлена), регистр 2 окончательного результата, регистр операнда 3, блоки 4, - 4 тэлементов ИЛИ, коммутаторы 5 - 5 т регистры коэффициентов 61 - 6, формирователи20 7, - 7, и блок управления 8. Входы сумматоров 1, - 1 соединены с выходами соответственно коммутаторов 5, - 5, а выход сумма.тора 1 подключен ко входу регистра 2 окончательного результата, К одним информационным входам коммутаторов 52 - 5 подключены выходы соответственно блоков 41 - 41элементов ИЛИ, а к другим - выходы регистра операнда 3. Выходы младших разрядов регистров коэффициентов 61 - 6 соединеЗО ны с первыми управляющими входами соот517894 Йс -- ДД+Йс г с,40 где ветственно коммутаторов 51 - 5, а ко вторым управляющим входам коммутаторов 52 - 5 подключены выходы соответственно формирователей 7, - 7 ь Первый выход блока управления 8 соединен с управляющими входами сумматоров 1, - 1, регистров коэффициентов 6, - би регистра 2 окончательного результата. Второй выход блока управления 8 подключен к первым входам формирователей 7, -- 7 а третий - ко вторым входамформирователей 72 - 7 к третьим входам которых подключены вторые выходы соответственно формирователей 7, - 7, . Выходы младших разрядов сумматоров 1 с - 1, соединены с четвертыми входами соответственно формирователей 7 - 7 а к пятым входам формирователей 7 - 7, подключен выход младшего разряда регистра операнда 3. Отдельная группа выходов блока управления 8 образует и кодовых шин, Первая кодовая шина подключена ко входам коммутатора 51 в соответствии с двоичным кодом числа и. Ко входам с-х блоков 4, - 4, элементов ИЛИ (1 - индекс блока) каждая Й-я (1=1, 2, , и) кодовая шина подключена в соответствии с двоичный вми кодами, равными П (сг - с + Я . Регистрс:ооперанда 3 и регистры коэффициентов 61 - 6 имеют по пг разрядов, где и - разрядность операнда. Сумматоры 1, - 1, имеющие индексы г, содержат по сс двоичных разрядов,с - определяемых из соотношения 1 с 1 од,п (сг - .с)с:о Формирователи 71 - 7, могут быть построены в соответствии с переключительными функциями вида 10 15 20 25 30 Й, - функции, реализуемые формирователями 71 - 7, 1 с индексами с; д, - цифры младших разрядов сумматоров 11 - 1 1 с индексами с; Й - функции, реализуемые формирователями 7 - 7 2 с индексами с - 1; с - цифра младшего разряда регистра операнда 3, 45 50 55 60 65 Пусть необходимо вычислить производную Й-го порядка (1=1, 2, , п) в точке х=х,от и функции, представленной многочленом Еас х, Перед началом вычислений операнд х, записывается в регистр операнда 3, коэффициенты асас,+ , ап записываются соответственно в регистры коэффициентов бб 1, , 6,. Сумматоры 1, - 1 и регистры коэффициентов 61 - б,устанавливаются в нулевое состояние, а сс-й триггер настройки, входящий в состав блока управления 8, устанавливается в единичное состояние. В процессе вычисления блок управления 8 последовательно во времени вырабатывает управляющие сигналы Т 1, Т 2, ТЗ и Т 4. При наличии единицы в Й-м триггере настройки блок управления 8 выдает управляющий сигнал Т 1 только на Й-ю кодовую шину. При этом коды с выходов блоков 4 - 4, 1 элементов ИЛИ через коммутаторы 5; - 5 передаются соответственно в сумматоры 1, - 1, где осуществляется их суммирование с содержимым сумматоров 12 - 1, а процессом передачи кодов в сумматоры 12 - 1, управляют младшие разряды соответственно регистров коэффициентов 62 - 6. При вычислении первой производной по сигналу Т 1 осуществляется также прием двоичного кода числа сг в сумматор 1, через коммутатор 50 управляет которым младший разряд регистра коэффициентов бь По сигналу Т 2 в формирователях 72 - 7формируются и запоминаются значения функций Йпо сигналу ТЗ сформированные функции Й; управляют передачей кода регистра операнда 3 в сумматоры 1, - 1, где осуществляется суммирование этого кода с содержимым сумматоров 1 - 1. Затем по сигналу Т 4 выполняется правый сдвиг на один разряд содержимого сумматоров 1 -- 1, регистров коэффициентов 61 - 6 и реги. стра 2 окончательного результата. При сдви ге очередная цифра результата с выхода младшего разряда сумматора 1 переписывается в старший разряд регистра 2 окончательного результата. На этом заканчивается один цикл вычислений,Для получения полного результата необходимо выполнить 4+ (сг - Й) и циклов, после чего результат записывается в пг младших разрядах сумматоров 1, и в регистре 2 окончательного результата. Формула изобретения Дифференцирующее устройство, содержащее коммутаторы и блок управления, о тл ич а ю щ е е с я тем, что, с целью повышения бьгсгродействия устройства,и упрощения вычисления производной любого порядка от функции, представленной многочленом, в него введены регистр операнда, регистр окончательного результата, блоки элементов ИЛИ, формирователи, регистры коэффициентов и сумматоры, вход каждого из которых подключен к выходу соответствующего коммутатора, информационные входы которых соединены с выходами соответствующих блоков элементов ИЛИ и регистра операнда, выходы каждого регистра коэффициентов и каждого формирователя подключены к управляющим входам соответствующих коммутаторов, управляющие входы регистров коэф. фициентов, регистра окончательного резуль. тата, сумматоров, входы блоков элементов ИЛИ и первые и вторые входы формиро вателей соединены с соответствующими выходами блока управления, третьи входы с-х формирователей соединены со вторыми выхо.Корректор М, Лейзерман Редактор Л. Тюрина Заказ 2273,7 Изд. М 1504 Тираж 364 Подписнос ЦНИИГ 1 И Государственного когпптета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раугпская аб., д. 4/5Типография, ир. Сапунова, 2 дами ( - 1) -х формирователей, четвертые входы - подключены к выходам -х сумматоров, пятые входы к выходу младшего разряда регистра операнда, вход регистра окончательного результата подключен к выходу и-го сумматора.