Однородная логическая структура

Номер патента: 511588

Автор: Егоров

ZIP архив

Текст

ОП ИСАЙИИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликВТОР СКОМУ СВИДЕТЕЛЬСТВ 1) Дополнительное к а ви. ено 25.0 1) 2018621/2(51) М, КлС 06 00 единением заявки Ме осударстаенный комитеСовета Министров СССРоо делам изобретенийи открытий ПриоритетОпубликовано 25.0Дата опубликован 6. Б юллете и ь15 53) УДК 681.3(71) Заявитель ковский орде ового . В. В ст(5 АЯ СТРУКТУРА ДНОРОДНАЯ ЛО 2 О Изобретение относится к вычислительной технике и автоматике и предназначено для реализации логических функций.Известна однородная логическая структура для реализации логических функций, выполненная в виде однородной матрицы из одинаковых элементов, каждый из которых выполнен на последовательно соединенных полевых транзисторах, сток первого транзистора каждого из элементов соединен с шиной источника питания, первые входывсех элементов столбца матрицы соединены с соответствующей вертикальной шиной, выходы всех элементов каждой строки матрицы со единены с соответствуюшей горизонтальной шиной, подключенной к соответствующему резистору, второй вход каждого элемента матрицы соединен с соответствующей диагональной шиной, элементы неравнозначности.Известные устройства характеризуются сравнительно большой сложностью, объясняющейся наличием у элементов обособленных настроечных входов, для управления которыми требуется специальная встроенная парасного Знамени инженерно-строительньКуйбышева Целью изобретения является упрошение ройства для реализации логических фут Это достигается тем, что в предлагаемом устройстве затвор первого транзистора каждого элемента матрицы соединен со вторым входом этого элемента, затвор второго транзистора соединен с первым входом того же элемента, исток второго транзистора соединен с выходом этого элемента, каждая гори зон тальная шина, кроме первой, соединена с первым входом соответствующего элемента неравнозначности, выход которого соединен со вторым входом элемента неравнозначности последующейстроки, первая горизонтальная шина соединена со вторым входом элемента неравнозначности второй строки.На фиг. 1 показана предлагаемая структура; на фиг. 2 - элемент матрицы на двух полевых транзисторах. Однородная логическая структура реал зует функции от Г 1 переменных К Х . К( 1 ефф содержит. вертикальные шины, на которых присутствуют инверсные значения перемен ных Х, ХХ, а также 1 оризонтальныешины 1 и диагональные шины. Каждый элемент 2 матрицы состоит из двух последовательно соединенных МОП-траизисторов (см. фиг. 2).Каждая горизонтальная шина 1 соединена с элементом неравнозначности 3, реализующим функцию сложения по модулю два, а также с резистором 4.Устройство реализует требуемро функцию в каноническом виде на основе Разложениячленов функций по Жигалкину, которые, например, для И = 4 записываются следующим образом;Х = С+ХСф С Х+С 4 ХФ С Х+СХ Х +СХХ + св ххд+ сд х 2 х Сщхх 4 Схх 4 сцххфС Х Х ХдС Х Х Х 4+Су Х Х Х 4 С Х Х Х Х 4 у где С=0,1 - константа нуль или единица,ф На диагональных шинах присутствует оп- щределенная комбинация констант нуля и единицы, остающаяся неизменной при реализации различных функций заданного числа переменных, Эта комбинация констант О" и "1 на диагональных шинах для и =4 приведена на йк ,фиг. 1. Для реализации требуемой функции на определенные входы 5 матрицы подаются константы С=1 в виде отрицательного напряжения источника .питания, Таким образом, на горизонтальных шинах 1 реализуются 30 требуемые члены разложения по Жигалкину, Между этими членами с помощью элементов 3 выполняется операция сложения по модулю два, результат которой есть значение 1,Формула изобретенияОднородная логическая структура, содержащая матрицу элементов, каждый из которых выполнен на последовательно соедйненных полевых транзисторах, сток первого транзистора каждого из элементов соединен с шиной источника питания, первые входы всех элементов каждого столбца матрицы соединены с соответствующей вертикальной шиной, выходы всех элементов,. каждой строки матрицы соединены с соответствующей горизонтальной шиной, подключенной к соотг ветствующему резистору, второй вход каж-,. дого элемента матрицы соединен с соответствующей диагональной шиной, элементы не- равнозначности, о т л и ч а ю щ а я с я тем, что, с целью упрощения устройства, затвор первого транзистора каждого элемента матрицы соединен со вторым входом этого элемента, затвор второго транзистора соединен с первым входом того же элс- мента, исток второго транзистора соединен с выходом этого элемента, каждая горизонтальная шина, кроме первой, соединена с первым входом соответствующего элемента неравнозначности, выход которого соединен со вторым входом элемента неравнозначности последующей строки, первая горизонтальная шина соединена со вторым входом элемента неравнозначности второй строки.

Смотреть

Заявка

2018621, 25.04.1974

МОСКОВСКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ ИНЖЕНЕРНО СТРОИТЕЛЬНЫЙ ИНСТИТУТ ИМ. В. В. КУЙБЫШЕВА

ЕГОРОВ ИГОРЬ ПЕТРОВИЧ

МПК / Метки

МПК: G06F 7/00

Метки: логическая, однородная, структура

Опубликовано: 25.04.1976

Код ссылки

<a href="https://patents.su/3-511588-odnorodnaya-logicheskaya-struktura.html" target="_blank" rel="follow" title="База патентов СССР">Однородная логическая структура</a>

Похожие патенты