Устройство для контроля длительностителеграфных посылок

3 Ъ: бяаиз тк ч 1 ЬА О П И С А Н И Е (и) 508953ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик1) Дополнител авт. свид-ву М, Кла НО 2) Заявлено 30,11.73 (21) 1974235 рисоединением заявкидарственныи комитет 3) Приоритет Совета Министров СССРпо делам изобретений Опубликовано 30.03,76. Бюллетень, Н. Максимов 1) Заявитель 4) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЛИТЕЛЬНОСТ ТЕЛЕГРАФНЫХ ПОСЫЛОКточности телеграИззобретение относится к телеграфной технике и может использоваться в аппаратуре предупредительного контроля искажений телеграфного сигнала, вносимых радиопередающим устройством.Известно устройство для контроля длительности телеграфных посылок, содержащее стирающий ключ, выход которого подключен через последовательно соединенные основной интегратор и узел сравнения к индикатору.Однако в известном устройстве не представляется возможным осуществлять автоматичвский контроль изменения длительности посылок при изменении скорости телеграфи,рования.Цель изобретения - повышениеконтроля при различных скоростяхфирования.Для этого между входами контрольный сигнал и эталонный сигнал устройства и вторым входом узла сравнения включены последовательно соединенные схема формирования, схема задержки, сумматор по модулю два и дополнительный интегратор. Между выходом схемы формирования и входом стирающего ключа включена схема сложения, к другому входу которой и к второму входу основного интегратора подключен выход схемы задержки, второй вход которой соединен с входом эталонный сигнал. Кроме того, выход схемы формирования подсоединен к вто рому входу сумматора по модулю два.На фиг, 1 изображвна структурпая электрическая схема предлагаемого устройства;5 на фиг. 2 - эпюры напряжения, поясняющиеработу устройства,Предлагаемое устройство содержит стирающий ключ 1, выход которого подключен через последовательно соединенные основной 10 интегратор 2 и узел сравнения 3 к индикатору 4. Между входами контрольный сигнал 5 и эталонный сигнал 6 устройства и вторым входом узла сравнения 3 включены последовательно соединенные схема формиро вания 7, схема задержки 8, сумматор по модулю два 9 и дополнительный интегратор 10.Между выходом схемы формирования 7 и входом стирающего ключа 1 включена схема сложения 11, к другому входу которой и к второму входу основного интегратора 2 подключен выход схемы задержки 8. Второй вход схемы задержки 8 соедипвн с входом эталонный сигнал 6. Выход схемы формирования 7 подсоединен к второму входу сумматора по модулю два 9.Устройство работает следующим образом.Сигналы б и а (см, фиг. 2) с клемм контрольного сигнала 5 и эталонного сигнала 6 соответственно поступают на входы схемы ЗО формирования 7, которая формирует сигналб синфазно с сигналом а независимо от инверсии полярности посылок сигнала б, далее сигнал а задерживается в схеме задержки 8 на время, соответствующее сдвигу фаз передних фронтов сигнала а и сигнала в с выхода схемы формирования 7, что, в свою очередь, позволяет с помощью сумматора по модулю два 9 сформировать на ее выходе импульсы сигнала д длительностью, равной разности длительностей посылок сигналов а и б, независимо от того, превышает длительность посылки сигнала б по отношению к длительности посылок сигнала а, или она меньше ее,В дополнительном интеграторе 10 сигнал д с выхода сумматора по модулю два 9 преобразуется в импульсы сигнала ж, амплитуда которых пропорциональна длительности импульсов сигнала д. Одновременно с этим по заднему фронту сигнала и на выходе схемы сложения 11 с помощью стирающего ключа 1 осуществляется периодический разряд конденсатора основного интегратора 2, на второй вход которого поступают импульсы сигнала г с выхода схемы задержки 8. На выходе основного интегратора 2 формируются импульсы сигнала з, амплитуда которых пропорциональна длительности входных импульсов сигнала г.Параметры интеграторов 2 и 10 выбираются такими, чтобы сигналы з и яс с их выходов были одинаковыми по амплитуде, при условии разности длительностей посылок сигналов а и д, например, на 5% от длительности посылок сигнала а, при этом равенство амплитуд импульсов на выходе интеграторов 2 и 10 сохраняется независимо от скорости телеграфирования телеграфного сигнала,В результате выполнения последнего условия, в случае изменения длительности посылок сипнала б по отношению к длительности посылок сигнала а выше 5 оо, на входы 5 узла сравнения 3 с выхода дополнительногоинтегратора 10 поступают импульсы сигнала лс амплитудой, превышающей импульсы сигнала з с выхода основного интегратора 2, после чего узел сравнения 3 выдает импульсы 10 сигнала к на вход индикатора 4, так как узелсравнения 3 выдает сигнал к на выходе при условии превышения амплитуды импульсов с выхода основного интегратора 2,15 Формула изобретенияУстройство для контроля длительности телеграфных посылок, содержащее стирающий ключ, выход которого подключен через по следовательно соединенные основной интегратор и узел сравнения к иедпкатору, отл ич а ю щ е е с я тем, что, с целью повышения точности контроля при различных скоростях телеграфирования, между входами кон трольный сигнал и эталонный сигнал устройства и вторым входом узла сравнения включены последовательно соединенеые схемы формирования, схема задержки, сумматор по модулю два и дополнительный интегратор, д а между выходом схемы формирования и входом стирающего ключа включена схема сложения, к другому входу которой и к второму входу основного интегратора подключен выход схемы задержки, второй вход которой соединен с входом эталонный сигнал, кроме того выход схемы формирования подсоединен к второму входу сумматора по модулю два,508953 г,Я Составитель Г. ИсуповаТехред Т. Колесова Корректор О Тюрина Редактор О. Юркова Заказ 1170/3 Изд,1279 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Раушская наб., д. 4/5