Преобразователь кода в длительность задержки сигнала

(51) 4 Н 03 М 5/08 С 01 8 7/40 ОПИСАНИЕ ИЗОБРЕТЕНИЯ. Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ:(56) Авторское свидетельство СССР У 930217, кл. О 04 Р 1 О/04, 1982.Авторское свидетельство СССР В 1007054, кл. С 01 8 7/40, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ КОДА В ДЛИТЕЛЬНОСТЬ ЗАДЕРЖКИ СИГНАЛА(57) Изобретение относится к средствам преобразования информации и может быть использовано при построении радионавигационных систем. Целью изобретения является повышение точности преобразования и расширение класса решаемых задач за счет обеспечения возможности изменения веса единицы младшего разряда и обеспечения начальной установки, Поставленная цель достигается тем, что в преобразователь кода, содержащий счетчик 7, управляемый элемент задержки 11, преобразователь 9 временного интервала в код, временной дискриминатор 8, входной регистр 6, введены корректирующий формирователь задержки 13 и запоминающее устройство 12, выход которого соединен с входом корректирующего формирователя задержки, выход которого соединен со вхо- а дом управляемого элемента задержки. 4 ил.1 12872Изобретение относится к средствампреобразования информации и можетбыть использовано при построении радионавигационных систем.Целью изобретения является повышение точности преобразования и расширение класса решаемых задач засчет обеспечения возможности изменения веса единицы младшего разряда ивозможности обеспечения начальной установки.На фиг, 1 приведена блок-схемапредлагаемого преобразователя; нафиг, 2 - функциональная схема корректирующего Формирователя задержки; нафиг, 3 - Функциональные схемы преобразователя временного интервала вкод и управляемого элемента задержки; на Фиг. 4 - временные диаграм-.мы работы предложенного преобразователя,Предлагаемый преобразователь содержит (см. Фиг, 1) генератор 1 импульсов, триггер 2 пуска, элементНЕ 3, элемент И 4, триггер 5 задержки, входной регистр 6, счетчик 7,временной дискриминатор 8, преобразователь 9 временных интервалов вкод, элемент И 10,управляемый элемент 11 задержки, запоминающее устройство 12, корректирующий Формирователь 13 задержки.Корректирующий формирователь 13задержки (см, Фиг, 2) содержит триггер 14, элемент И-НЕ 15, счетчик 16, 35элемент И 17, управляемый элемент 18задержки, разрядные входы 19 счетчика 16, управляющие входы 20 управляемого элемента 18 задержки.Преобразователь 9 временных интервалов в код и управляемый элемент 11задержки содержат элементы И-НЕ 2129, запоминающее устройство 30, элемент И-НЕ 31, триггер 32, элемент задержки 33, мультиплексор 34.45На Фиг. 4 изображены диаграммыработы предлагаемого устройства, гдеприняты следующие обозначения:а - сигнал на выходе генератораб - сигнал на выходе элемента НЕ ЗР 0в - сигнал на первом выходе триггера 2 пуска;г - сигнал на втором выходе триггера 2 пуска;д - сигнал на выходе триггера 5 55задержки;е - сигнал на выходе временногодискриминатора. 8; 92ж - сигнап на выходе элемента И 4;з - сигнал на выходе элемента И 10;и - сигнал на выходе триггера 14;к - сигнал нг выходе элемента И 17;л - сигнал на выходе управляемого элемента 18 задержки;м - сигнал на выходе управляемого элемента 11 задержки;н - сигнал на входе предлагаемого устройства;И - временной интервал несинхрон - ности сигнала на входе устройства и сигнала генератораимпульсов;о - период колебаний генератора 1 импульсов;задержки в счетчике 16 и элементе И 17;- задержка управляемого элемента 18 задержки;с - формируемый предлагаемым устройством временной интервал.Предлагаемый преобразователь работает следующим образом.В исходном состоянии триггер 2 и триггер 5 задержки установлены в нулевое состояние, при котором закрыты элементы И 4 и 10, а в счетчик 7 записан код из регистра 6, Сигналы на выходе временного дискриминатора 8 и выходе управляемого элемента 11 задержки отсутствуют. Из запоминающего устройства 12 в корректирующий формирователь 13 задержки поступает код, соответствующий коду регистра 6. Корректирующий формирователь 13 задержки находится в исходном состоянии, которому соответствует нулевое состояние триггера 14, выходной сигнал которого закрывает элементы И-НЕ 15 и И 17, а в счетчик 16 записывает код из запоминающего устройства 12.На управляющих входах запоминающего устройства 12 установлен код, соответствующий необходимой дискретности преобразования кода из датчи - ка кодов. С приходом на вход преобразователя кода импульса запуска (фиг. 4) триггер 2 устанавливается в единичное состояние. Ближайший синхронизирующий перепад на входе триггера 5 задержки переписывает единичное состояние триггера 2 (Фиг, 4 в) в триггер 5 задержки (фиг. 4 д). Временной дискриминатор 8 при этом выделяет временной интер - вгл ь 7 , который далее поступает впреобразователь 9 временного интервала в код, где формируется соответствующий код для управления управляемым элементом 11 задержки. После записи единичного состояния в триггер 5 задержки на вход счетчика 7 начинают поступать импульсы (фиг.4 ж) до полного заполнения этого счетчика. При этом элемент И 10 формирует выходной импульс в момент прихо - О да импульса переполнения счетчика 7. Выходной импульс (фиг., 4 з) элемента И 1 О поступает с входа триггера 2 и возвращает триггер 2 в исходное состояние - по срезу импульса. По 15 фронту импульса элемента И 10 проис.ходит установка в единичное состояние триггера 14 в корректирующем формирователе 3 задержки (фиг. 4 и).При этом открывается элемент И-НЕ 15 и 20 на вход счетчика 16 поступают импульсы с выхода этого элемента. Работа счетчика 16 аналогична описанной работе счетчика 7, При заполнении счетчика 16 элемент И 17 выделяет импульс 25 переполнения счетчика 16 (фиг. 4 к), Далее этот импульс (фиг. 4 к) поступает на вход триггера 14, который по срезу указанного импульса возвращается в исходное состояние, Одновремен но выходной импульс элемента И 17 (фиг. 4 к) поступает на вход управляемого элемента 18 задержки, гце происходит задержка импульса на время в соответствии с кодом, поступающим 35 из запоминающего устройства 12. Выходной импульс (фиг. 4 к) управляемого элемента 18 задержки поступает далее на вход управляемого элемента 11 задержки, где происходит задержка 40 сигнала на величину ( -ь) (фиг.4 м). Таким образом, результирующее значение временного интервала между входным импульсом (фиг. 4 п) и выходным (фиг. 4 м) состоит из суммы 45ь + сц+ к "к (о ")эгде Т - сформированный временной интервал (результат преобразования кода);6 - временной интервал несинхронности момента приходавходного импульса (фиг. 4 и)по отношению к импульсам генератора 1 импульсов (фиг.4 а,б);временной интервал, равныйсц,гсумме периодов генератора 1 ими ул ьсов, потребовавшихсядля заполнения счетчика 7 завычетом длительности импульса генератора 1;временной интервал, равный сумме периодов генератора 1, потребовавшихся для заполнения счетчика 16 за вычетомдлительности импульса генератора 1 импульсов;- задержка управляемого элемента 18 задержки;- период генератора 1 импульсов.Сигнал на выходе генератора 1 импульсов формируется в виде меандра т.е. длительность импульса или паузы между импульсами равна (0,5 с ).С учетом этого нздиаграмм, приведенных на фиг, 4(2)где пц - число импульсов на входе счетчика 7 до заполнения и о 2 ф (3) где и - число импульсов на входесчетчика 16 в корректирующем формирователе 13 задержки.С учетом формул (2) и (3) формула (1) послепреобразований может быть приведена к виду(п + п)2+с(4)При этом значение задержки св управляемом элементе 18 задержки может быть представлено в видек ш " (5) где ш - число включенных секций элемента 18 задержки (принимает значение от О до ш,).Как и в предлагаемом устройстве происходит компенсация несинхронности запуска по отношению к импульсам генератора 1 импульсов (в формуле (4) не содержится составляющих, зависящих от ь ).Так же как и известное устройство, преобразователь кода работает, начиная с некоторого условно принимаемого за ноль значения кода в регистре 6.Причем это исходное значение кода, а также соответствующий временной интервал могут распределяться между. различными составляющими, что позволяет формировать временные интервалы, эквивалентные временным инпостоянно укорачивается до полногоисчезновения. При этом КБ-триггеры,образованные элементами 22-23, 25-26,и 28-29, фиксируют наличие или отсутствие на входе импульса. Состояниетриггеров представляет цифровой код,поданного на вход преобразователя 9,временного интервала, Далее указанный код преобразуется в двоичный О код с помощью соответствующим образом запрограммированного запоминающего устройства 30, Выходной код устройства 30 включает в мультиплексоре 34 вход, соответствующий преобра зованному входному интервалу ь 7 ,т.е.с таким расчетом, чтобы задержка элемента 11 была равна (ь - ас). По срезу выходного импульса линии 11 (ивсего преобразователя кода) КБ-триг геры (на элементах 22-23, 25-26, 2829) приводятся в исходное состояние,При этом триггер 32 устанавливаетсяв нулевое состояние - по входу синхронизации. В нулевом состоянии триг гер 32 остается до того момента времени, пока все КЯ-триггеры не вернутся в исходное состояние, после чегоэлемент И-НЕ 31 дает на вход асинх 1ронной установки в единичное состояние триггера 32 сигнал логическогонуля, устанавливающий триггер 32 висходное (единичное) состояние. В качестве хронирующего элемента задержки в рассмотренном примере реализа ции используется цепочка, состоящаяиз двух логических элементов И-НЕ.Задержка такой цепочки имеет хорошуюстабильность (в наносекундном диапазоне) и воспроизводимость. Злемент 33 задержки реализуется в видепоследовательного соединения элементов .И-НЕ, отводы на входы мультиплексора 34 также берутся через два 45элемента, причем для получения нулевой задержки сигнал на вход мультиплексора 34 подается со входа указанного последовательного соединениялогических элементов. Управляемый 50элемент 18 задержки реализуется аналогично рассмотренному для элемента 11, Приведенный пример реализациипреобразователя 9, элементов 1 и 18не является единственно возможным, 55в качестве наносекундных элементовзадержки могут, например, использоваться отрезки радиочастотных кабелей соединенных соответствующим образом. 5 1287292 тервалам при работе известного устройства с другой, отличной от исходной, дискретностью (периодом генера-, тора 1 импульсов). Необходимая поправка в предлагаемом устройстве заносится в запоминающее устройство 12 в виде управляющих кодов для корректирующего формирователя 13 задержки. Причем каждому значению кода регистра 6 однозначно соответствует код на выходе запоминающего устройства 12. Рассмотрим пример преобразования кода во временной интервал. Пусть период генератора 1 импульсов равен ь а требуемое значение дискретности преобразования кода равно ь, (ь ). этом преобразуемый код представляет число К, тогда необходимо сформировать временной интервале = ко (6) Согласно выражений 4 и 5 можно записать.е, - К с= (К + и) -+ ш ., (7) Из соотношения 7 можно получить необходимые значения величин и и шк и, + шс, = К ( -ь), (8) Значение п вычисляется как целая часть от деления правой части выражения 8 на Г(9)о где ( ) обозначена операция взятия целой части,Значение величины ш вычисляется путем деления дробного остатка (при делении в формуле 9) на значение задержки ь одной секции линии 18 задержки К(ь -ь )- о /(10),гЗначения п и ш вычисляются для всех значений преобразуемых кодов регистра 6, коды вычисленных значений п и ш заносятся в запоминающее устройство 12, причем различных значе- ний ь, может быть несколько, что учитывается выбором соответствующего массива информации в запоминающем устройстве 12 (путем изменения кода на управляющих входах запоминающего устройства 12). Рассмотрим подробнее работу преобразователя 9 интервалов времени в коп и управляемого элемен - та 1 задержки. Работа преобразова-, теля 9 основана на методе регрессирующих совпадений (1), при котором входной импульс, проходя последовательно через элементы И-НЕ 21-,29, 1287292Из рассмотрения цикла работы предлагаемого устройства видно, что все элементы в конце цикла работы возвращаются в исходное состояние, что позволяет не использовать для 5 приведения к исходному состоянию внешнего сигнала Формула изобретения10Преобразователь кода в длительность задержки сигнала; содержащий генератор импульсов, первый и второй элементы И, счетчик, управляемый элемент задержки, преобразователь временного интервала в код, временной дискриминатор, триггер задержки,триггер пуска, элемент НЕ, входной регистр, разрядные выходы которого соединены с информационными входами счетчика, выход переполнения которого соединен с первым входом первого элемента И, выход которого соединен с С-входом триггера пуска, Я-вход25 которого является сигнальным входом преобразователя, информационный вход которого соединен с разрядными входами входного регистра, прямой выход триггера пуска соединен с К- и В-входами триггера задержки, выход30 которого соединен с входом задержанного сигнала временного дискриминатора, сигнальный вход которого соединен с инверсным выходом триггера пуска, а выход временного дискриминато- З 5 ра соединен с сигнальным входом преобразователя временного интервала в код, выход которого соединен с информационным входом управляемого элемента задержки, выход которого является выходом преобразователя и выход генератора импульсов соединен с входом элемента НЕ и с первым входом второго элемента И, выход которого соединен со счетным входом счетчика, а второй вход второго элемента И соединен.с выходом триггера задержки, С- вход которого соединен с выходом элемента НЕ, о т л. и ч а ю щ и й с я тем, что, с целью повышения точности преобразования и расширения класса решаемых задач за. счет обеспечениявозможности изменения массы единицымладшего разряда и возможности на -чальной установки преобразователя, внего введены корректирующий формирователь задержки и запоминающее устройство, адресные входы которого соединены с выходами входного регистра, а выходы запоминающего устройства соединены с разрядными входамикорректирующего формирователя задержки, тактовый вход которого соединенс выходом элемента НК, информационный вход корректирующего формирователя задержки соединен с выходомпервого элемента И, второй вход которого соединен с выходом триггеразадержки и входом записи счетчика,а третий вход первого элемента И соединен с выходом генератора импульсов, выход корректирующего формирователя задержки соединен с управляющим входом управляемого элемента задержки; выход которого соединен свходом эталонного сигнала преобразователя временных интервалов в код,причем корректирующий формировательзадержки содержит счетчик, элементИ, управляемый элемент задержки,триггер, элемент И-НЕ, первый вход которого соединен с выходом триггера,с входом записи счетчика и первымвходом элемента И, второй вхоц которого соединен с выходом переполнениясчетчика, счетньй вход которого соединен с выходом элемента И-НЕ, второй вход которого соединен с тактовым входом корректирующего формирователя задержки и с третьим входомэлемента И, выход которого соединенс информационным входом управляемогоэлемента задержки, и с С-входом триггера, 8-вход которого является информационным входом корректирующегоформирователя задержки, разрядныевходы которого соединены с разрядными входами счетчика и управляющимивходами управляемого элемента задержки, выход которого являетсявыходомкорректирующего формирователя задержки, 12872921287292 оставитель М, Аршавскийехред Л.Сердюкова Корректор М. Демчик А. Долини Редак Тираж 899 ПИ Государственного коми по делам изобретений и отк 13035, Москва, Ж, Раушская