Преобразователь цифровой код-временной интервал

.03,73 (21 заявки18966796 21 Я и В,1 Е 2 ЕДПЕПИЕ 1риоритет прис осударственныи кометеСовета Министров СССРпо делам изооретенийи открытий 23) Г 53) У;К 681.325(088,8),да и опубликования описания 03.02.76,72) Авторы изобретсп Покровский и Д. К. Мазуреико витель(54) ПРЕОБРАЗОВАТЕЛЪ ЦИФРОВОЙ КОД - ВРЕМЕННОЙ ИНТЕРВАЛ2 61) Дополнительное к ав 7 11:юбретение относится к области импульсной тсхп 1 ки, а имеппо, к преобразователям кода в апалог и мокет найти примепенис в вычислителыюй техпикс и В контрольно-измерительной аппаратуре. 5Известно устройство для преобразования цифрового коля Во временной интервал, содержащее генератор кваитмОпе послелОВЯ- тельпости, схему ИЛИ и схему совпадения, к гходам которой подключены счетчик и ре гистр кода, а к выхду - линия задержки.11 слостатком такого устройства является ПИЗКЯЯ ТОИОСТЬ ПРЕООРЯЗОВЯПИ 51 КОДЯ ВО ВРЕ- мсппой интервал.С целью повышения точности преобразова пия В устройство введен мюгокапальпь 1 й ВХОЧПОЙ ОЛОК, СОЛЕРЖЯЩИЙ СЕКЦ 110 ПИРОВЯИГУ 10 линию залсркки и в каждом канале схему И, лва триггера и схему ИЛИ, причем ыход геперяторя ,Веп 1 т) 1 Опей последоВатель ности подключен к первому вхо;у схемы И первого капала и к входу секциопироваппой ливии задержки, выходы которой соединены с первыми входами схем И других каналов, второй и третий входы схем И каждого ка пала подключены соответственно к прямому вь 1 холу первого триггера и инверсному выходу второго триггера этого же капала, первые Входы триггеров всех каналов соединены с к;еммОЙ Сорос преобразователя, Вторые 3 Входи ИерВВ 1 х триггеров Всех кяпялОВ подклО- чепь к клемме Запуск устрос 7 вя, второй вход второго триггера каждого канала через схему ИЛ 1 Л этого же кяпяля соедипеп с выходами схем И другх каналов, причем выходы схем И всех каналов подключены к входу счетчика через схему 1 ЛИ,Функциональная схема преобразователя цифровой код - времеппой иВгервал представ. лена иа чертеже.Преобразователь содеркит геператоркваитующей последовательности, в.хол которого непосредственно и через отводы лппип задеркки 2 подклОчсп к первым входам схем И 3 - 7 многоканального входного блока. Вторые и третьи Входы схем И 3 - 7 управляются двумя группами триВеров 8 - 12 и 13 - 17. При этом В 1 яждох кяпалс второй вхол схемы И соединен с прямым выходом триггера первой группы 8 - 12, с оответствующего даипому каналу, я третий вход схемы И - с инверсным выходом соответствующего триггера второй группы 13 - -17. Все триггеры первой группы 8 - 12 управляются по первым входам импульсами Сброс, а по вторым входам - импульсами Запуск преобразователя, В триггерах второи группы 13 - 17 все первые входы управляются импульсами Сброс, а второЙ Вхо;1, тригера каждого капала подключеп и выходу одной из схемИЛИ 18 - 22, соответствующей данному каналу. В каждом канале входы схем ИЛИ 1822 соединены с выходами схем И 37 других каналов. Выходы сех схем И 3 - 7 объед 11 нены тяк)ке схемой ИЛИ 2,3, ыход которой подклочец к счетному входу счетчика 24 импульсов. 1 азрядцые выходы счетчика 24 соединены с входами схемы 25 сопадения, другие входы которой подключены к разрядным выходам регистра 26, храпящего преобразуемый код. Выход схемы 25 совпадения соединен с входом регулируемой липин задержки 27.Преобрязоатель работает следующим образом.Генератор 1 квацту 1 ощсй последовательности совместно с сскццонироанной линией зя. деря(ки 2 формцру 1 от ня своих ыходах послсдовательностц импульсов, сдвинутые во времени друг относительно друга ня днскрет преобразования. Эти последовательности импульсов, число которых равно числу каналов ВКОднОГО Олока, пост 1 п 1110 т ца перВыс входы соответству 1 ощих схем И 3 - 7.В исходном состоянии схемы преобразователя, в которое она устанавливается импульсом Сброс, ня все схемы И 3 - 7 с прямых выходог, триггеров первой группы 8 -- 12 подаются сигналы запрета, а с инверсных выходов триггеров второй группы 13 - 17 -- сигналы разрешения, Следовательно, все схемы И 3 - 7 не пропускают импульсные последовательности, поступающие па их перыс входы.В момент подачи импульса Запуск триггеры первой группы 8 - 12 переключаются ц дают разрешение на все схемы совпадения 3 - 7. После первого же совпадсния в любом из каналов, т, е. после появления первого же импульса на выходе схемы И любого капала, ня выходах схем ИЛИ 18 - 22 остальных каналов формируются импульсы, которые переключают соответстующие пм триггеры второй группы 13 - 17 и, следовательно, устанавливают ца входах соответствующих схем И 3 - 7 сигналы запрета. Так 11 м Оорязом, происходит выбор кяцяля, В котором совпадение во времени импульса Запуск ц импульса квацтующей последовательности произошло с точностгио це хуже дцскрста преобразования.О Выходные импульсы выбранного кацяля через схему ИЛИ 23 поступа 1 от пя счетць 1 й ход счетчика 24 цмпульсо. В момент ря(п. ствя содержимого счетчика 2 д и регистра 26 (хсмя 25 совпадения формирует импульс, который проходит через линию задержки 27 ц является выходным импульсом преобразователя, Интервал времени между импульсом Запуск и выходным импульсом преобразоВателя пропорционален преобразующему коду. После выдачи преобразователем выхо;1- ного импульса ця вход преобразователя поступает импульс Сброс, который устяна- л 1 аст схему в исходное состояние для очередного преобразования.Дальнейшее увеличение точности преобразования в предложенном преобразователе достигается за счет уеличеция числа канало входного блока. 20Предмет изобретенияПреобразователь цифровой код - временной интервал, содержащий генератор квантующей последовательности, схему ИЛИ и2 З схему совпадения, к входам которой подключены счетчик и регистр кода, а к выходу -линия задержки, отгичагощийся тем, что, сцелью повышения точности преобразования, внего введен многоканальный входной блок, соЗО держащий секционированную линию задержки и в кажодм канале схему И, два триггера и схему ИЛИ, причем выход генератора квантующей последовательности подключен к первому входу схемы И первого канала и к входу секционированной линии задержки, выходы которой соединены с первыми входами схем И других каналов, второйи третий входы схем И каждого каналаподключены соответственно к прямому выхо 4 О ду первого триггера и инверсному выходувторого триггера этого же канала, первыевходы триггеров всех каналов соединены склеммой Сброс преобразователя, вторыевходы первых триггеров всех каналов под.6 ключены к клемме Запуск устройства, второй вход второго триггера каждого каналачерез схему ИЛИ этого же канала сосдццец с выходами схем И других каналов,причем выходы схем И всех каналопод 5 О ключены к входу счетчика через схемуИЛИ,Изд.737 ИПИ Государственного по делам ицоб 11 Ю 35, Москва. )Ереповецкая городская топограф Тираж 902одп сиггсо:аптета Совста Мппистров О.(.Ретепий и открытий