Интегральная матрица для запоминающего устройства
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 481940
Авторы: Глориозов, Рыбкин, Сыпчук, Трубочкина
Текст
ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ) Дополнительное к авт. свид-ву 2025618/18 фе влено 17.05.74(2 22) 1) М, Кл. 611 с 1 с присоединением заявк сударственныи комитетоаета Министров СССРпо делам изобретенийи открытий(72) Авторы изобретен Московский институт электронного машиностроения) Заявите 4) ИНТЕГРАЛЬНАЯ МАТРИЦА ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВ логических э ментов, в том числе иустройств (ЗУ), выполнегослойных интегральных поминавших ных в виде мн хем (ИС) с ч ом слоев не меньш 10 логию Этостигается тем, что шинь бцами и тям со к бо им иножным .ойных ИС 25а основе матрицы логически ентилей. Изобретение касается проектирования Известно большое количество разнсьобразных ЗУ, выполненных в виде матриц на базе различных модулей, функции за поминания в которых реализуются в р зультате различных физических явлений,Сложность и длительность процесса изготовления ЗУ увеличивает их стоимост и удлиняет сроки разработки ЭВМ, Цель изобретения - упростить техноизготовления матрицы для ЗУ.вого потенциала и питания выполнены виде гребенок с коническими подключены к логическим вен седних столбцов.В связи с переходом ль тегральным схемам стало воз изготовлять ЗУ в виде много Матрица логических вентилей представляет собой первый слой интегральной схемы запоминающего устройства.Информация хранится в логических вентилях, например, типа ТТЛ - элементах,имеюших два логических состояния: логический ноль и логическую единицу.На фиг. 1 изображена матрица логических вентилей; на фиг. 2 дан пример интегральной схемы логического вентилятипа ТТЛ,Интегральная схема 1 вентиля (изоб-.ражена условно), имеет выход-металлизнрованная плошадка 2 межслойного перехода, и вход - металлизированные плошадки 3 межслойных переходов. К интегральной схеме 1 вентиля через область 4подсоединена шина 5 нулевого потенциала, через область 6 - шина 7 питания,Кроме логических вентилей, хрдняшихинформацию, в матрице имеются шинынулевого потенциала и питания. Дляуменьшения количества слоев ИС запоминающего устройства шины нулевого потенциала и питания располагают на матрице логических вентилей; для уменьшенияактивной плошади матрицы эти шины вы"полняют в виде двух гребенок, вложенныходна в другую. Для увеличения быстродействия ЗУ зубцы гребенок шин выполняют конической формы, Таким образом,шины нулевого потенциала и питания выцолнены в виде гребенок с коническимизубцами и подключены к логическим вентилям соседних столбцов (см,на фиг.1),Матрица универсальна, так как ее можно использовать при изготовлении логического элемента в интегральном исполнении, реализующего любую логическую4функцию, и изготовлять заранее как само-стоятельный прибор.Предмет изобретения 5 Интегральная матрица для запоминающего устройства, содержащая полупроводниковую пластину с расположенными на ней логическими вентилями, шину нулевого потенциала и шину питания, о т л и ч а ю ш а я,с я тем, что, с целью упрощениятехнологии изготовления, шины нулевого потенциала и питания выполнены в виде гребенок с коническими зубцами и подключены к логическим. вентилям соседних 1 б столбцов, 11481940 Составитель Р.Яворская тор Н,Аук едактор Н.Данилович Техред Н.Ханеева нраж 640 Подписное Заказ Вф 5 ад 1 редорннтие Патент, Москва, Г 59, Бережковская наб., 24 11 ИШ 14 Государственного комитета Совета Министров ССС но делам изобретений и открытий Москва, 113035, Рау 1 нская наб., 4
СмотретьЗаявка
2025618, 17.05.1974
МОСКОВСКИЙ ИНСТИТУТ ЭЛЕКТРОННОГО МАШИНОСТРОЕНИЯ
СЫПЧУК ПЕТР ПАВЛОВИЧ, ГЛОРИОЗОВ ЕВГЕНИЙ ЛЕОНИДОВИЧ, РЫБКИН ИГОРЬ ИВАНОВИЧ, ТРУБОЧКИНА НАДЕЖДА КОНСТАНТИНОВНА
МПК / Метки
МПК: G11C 11/34, G11C 5/02
Метки: запоминающего, интегральная, матрица, устройства
Опубликовано: 25.08.1975
Код ссылки
<a href="https://patents.su/3-481940-integralnaya-matrica-dlya-zapominayushhego-ustrojjstva.html" target="_blank" rel="follow" title="База патентов СССР">Интегральная матрица для запоминающего устройства</a>
Станок для изготовления матриц запоминающих
Номер патента: 382472
Опубликовано: 01.01.1973
МПК: G11C 5/00
Метки: запоминающих, матриц, станок
...ссптВанне и механизм 9 - -карстку 10 для элсктромоптах(пых работ.Над поворотпь. Осногапием 1 расположена рама 11 с етьрыщя н;тякиь.)и мсханиз- О ма)и 12, 2 таккс дозатор 1,3 д,) 12 сктадкппровода обмотки запрет 14 с одновременным дозировапием заданного количества сердечников 16, котОрь 1 Й зак 1 сплен па стой(с 16.Предлагаемыи ста ок работает следуОпим 5 образом.Сердс иПки 16. Подлежапие прошивке,апизываОт па и)01)од обмотки запрет 141 станаБ,1 В 210 т 1(2 гги( с этпо 1 п 1)оводом и а 1)дс и.( и 1,) и:2 сОкс 16. П)ОВОд ОбО мотки запрет 11 направляют в дозатор 13, сЗаказ 2083/13 Изд,574 Тираж 888 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, )К, Раушская наб., д. 4/5 типография, пр....
Матрица запоминающего устройства
Номер патента: 497635
Опубликовано: 30.12.1975
Авторы: Балашов, Куприянов, Петров
МПК: G11C 11/40
Метки: запоминающего, матрица, устройства
...с элементами памяти данной числовой линейки, разрядные шины 3 и 4, подключенные к элементам памяти матрицы ЗУ, шины 5 выборки постоянных чисел по числу хранимых констант, подсоединенные через многовходовые элементы ИЛИ 6 к одному из входов основных и дополнительных логических элементов И 7 и 7 данной числовой линейки, а также управляющую шину 8. Шина 8 подключена к другим входам логических элементов И 7 и 7 матрицы ЗУ, выход каждого из которых подсоединен к соответствующему входу триггера элемента 1 памяти.Хранимая константа - скрытое изображение создается подключением логического элемента И к плечу триггера, Будучи подключенным к одному плечу триггера, он создает скрытую 1, к другому - скрытый 0. Подключая два логических...
Матрица запоминающего устройства
Номер патента: 264467
Опубликовано: 01.01.1970
Авторы: Антонов, Иванов, Шагиахметов
МПК: G11C 5/02
Метки: запоминающего, матрица, устройства
...к усиДля уничтожения помех от разрядного тока в такой матрице требуется равенство импедансов секций обмотки, что практически достигнуть очень трудно.Описываемая матрица запоминающего устройства отличается тем, что, с целью увеличения отношения сигнал/помеха на входе усилителя чтения, токовыравнивающий трансформатор мостовой схемы содержит третью обмотку, подключенную к ключу, обеспечивающему замыкание ее в такте считывания, а вход усилителя чтения подключен к цепям связи двух первичных обмоток трансформатора с токо- задающими резисторами мостовой схемы.Матрица запоминаюгцего устройства изображена на чертеже. т магнитные элементы, проыми и разрядными шинами. На простоты показаны только раз и 2. Она также содержит резисторы 3 и 4,...
Матрица запоминающего устройства
Номер патента: 287124
Опубликовано: 01.01.1970
Автор: Пилипос
МПК: G11C 11/04
Метки: запоминающего, матрица, устройства
...1 проходят разрядные шины 1, являющиеся как шинами поперечного поля, так и выходными шипамп. Эти шины отделены от проволок тонкой прокладкой. Две из этих шин являются шинами единиц и две - нулей (т. е. в запоминающих элементах, находящихся под этими шинами, во всех словах записаны соотВетственно единицы и нули). Ввод информации в эти элементы производится следующим образом.К боковой стороне матрицы приставляется планка, па которой сделаны проводящие переъ 1 ьикн, закорячиваюцие бл 1 злежя 1 цие точи резисторов сходных контуров. Получается последовательная цепь, состоящая из параллельно включенных резисторов и проволочных контуров. Если возбудить иИну, например, единиц и па эту цепь подать ток определен- ИОГО папряВлепп 51 и тяОЙ...
Способ изготовления матриц запоминающих устройстввсесоюзная
Номер патента: 304627
Опубликовано: 01.01.1971
МПК: G11C 11/14, G11C 5/02
Метки: запоминающих, матриц, устройстввсесоюзная
...диэлектрике, пропускают через валки, формирующие необходимый профиль, а группу нижних токопроводя д щих шин вытравливают на жестком фольгированном основании. Процесс,изготовления матрицы поясняется чертежами, где на,фиг. 1 представлена гоф рированная группа .верхних токопроводящих шин; на фиг. 2 - подложки с магнитным покрытием, смонтированные на нижнем основании с группой токопроводящих шин; на фиг. 3 - запоминающая матрица в:собран- ЗО ном виде,Верхняя группа токопроводящих шин 1, вытравленная на гибком фольгированном диэлектрике 2, пропущена через валки с зубцами трапецеидальной формы (на чертеже не показаны). В результате, получена гофрированная система, представленная на фиг. 1. Подложки с магнитным покрытием 3 смонтированы,на...
Предыдущий патент: Запоминающее устройство
Следующий патент: Интегральный элемент памяти
Случайный патент: Способ формирования трещиноватых звукопоглощающих изделий