Глориозов

Номер патента: 1336225

Опубликовано: 07.09.1987

Авторы: Глориозов, Сидоров, Царев

МПК: H03K 19/088

Метки: логики, транзисторно-транзисторной, элемент

...который через резистор 8 соединен с коллектором транзистора 3, анод диода 5 соединен с эмиттером транзистора 3, а катод - с коллектором транзистора 4 и с выходом 12 элемента, эмиттер транзистора 4 непосредственно, а база транзистора 4 через резистор 9 соединены с общей шиной 13. В устройство введен дополнительно транзистор 14, коллектор и эмиттер которого соединены соответственно с базой транзистора 2 и с катодом диода 5, а база - с эмиттером транзистора 2 и через пятый резистор 15 и конденсатор 16, включенные параллельно, - с базой транзистора 4. Устройство работает следующим обраЕсли на все эмиттеры транзистора 1 подаются высокие потенциалы, то электрический ток 1, поступающий по цепи с резистором 6, переключается в коллекторную...

Номер патента: 860001

Опубликовано: 30.08.1981

Авторы: Афонина, Глориозов, Иванников, Ссорин

МПК: G05B 13/04

Метки: синтеза, схем, электронных

...узловых потенциалов для каждого из М внутренних узлов (внутренним узлом называется узел, к которому не подключен источник напряжения). На АВМ набираются также уравнения для узла, образованного подключением блока 7 ограничителя тока и одного из выводов полупроводниковой структуры. Чтобы иметь возможность изменять модель 1 исходной схемы путем подключения к внутренним узлам различных выводов полупроводниковой структуры, необ,ходимо в каждое уравнение расширенной таким образом системы добавить по й слагаемых, соответствующих этим выводам.И результате решения данной системы могут быть вычислены наиболее важные характеристики схемы: время переходных процессов, потребляемая схемой мощность, нагрузочная способность, помехоустойчивость Ч,+, ,...

Номер патента: 481940

Опубликовано: 25.08.1975

Авторы: Глориозов, Рыбкин, Сыпчук, Трубочкина

МПК: G11C 11/34, G11C 5/02

Метки: запоминающего, интегральная, матрица, устройства

...в логических вентилях, например, типа ТТЛ - элементах,имеюших два логических состояния: логический ноль и логическую единицу.На фиг. 1 изображена матрица логических вентилей; на фиг. 2 дан пример интегральной схемы логического вентилятипа ТТЛ,Интегральная схема 1 вентиля (изоб-.ражена условно), имеет выход-металлизнрованная плошадка 2 межслойного перехода, и вход - металлизированные плошадки 3 межслойных переходов. К интегральной схеме 1 вентиля через область 4подсоединена шина 5 нулевого потенциала, через область 6 - шина 7 питания,Кроме логических вентилей, хрдняшихинформацию, в матрице имеются шинынулевого потенциала и питания. Дляуменьшения количества слоев ИС запоминающего устройства шины нулевого потенциала и питания...