Устройство для вычисления обратного кругового синуса

ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских Республик(32)Приоритет 51) М. 6 15/20 осударстаенный комит Соеета Министраа ССС оо делам иаооретений и открытийь Яо 2 но 25,07,75.Бюлле Опублик Дата опубликования описан 08.75. Шевченко 1) Заявитель 4) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИОБРАТНОГО КРУГОВОГО СИНУСА 2 Изобретениой технике,я вычислениИзвестно ратного круговый, второй, тторы-вычиткоторых сое а усте обратв виде относится к вычислительчастности, к устройствам элементарных функций.тройство для вычисления об го синуса, содержащее пер тий и четвертый суммаатели, выходы и первые входдинены с входами и выходами соответственно первого, второго и первыми выходами третьего и четвертого сдви говых регистров, запоминающий блок, выход которого соединен с вторым входом первого сумматора-вычитателя, блок управления, выходы которого соединены с управляющими входами сдвиговых регистров и 15 входом выборки запоминающего блока.Цель изобретения - повышение точности с одновременным расширением интервала изменения аргумента и увеличение технологичности устройства. 20Достигается это тем, что устройство содержит пятый и шестой сдвиговые регистры, триггер и блок счета итераций, причем выходы пятого и шестого сдвиговых регистров соединены соответственно со .вто рыми входами второго, четвертого и третьего сумматоров-вычитателей, выход знакового разряда второго сдвигового регистрачерез триггер соединен с третьими входамисумматоров-вычитателей, входы пятого ишестого сдвиговых регистров соединены совторыми выходами соответственно третьегои четвертого сдвиговых регистров, а блоксчета интеграций соединен двухстороннейсвязью с блоком управления,На чертеже приведена блок-схемройства.Устройство для вычисления обратногокругового синуса содержит сумматоры-вычитатели 1-4, первый сдвиговый регистр 5,второй сдвиговый регистр 6, третий сдвиговый регистр 7, четвертый сдвиговый регистр 8, пятый сдвиговый регистр 9, шестой сдвиговый регистр 10, запоминающий блок 11, триггер 12, блок управления 13, блок счета итераций 14, знаковый разряд 15 второго сдвигового регистра 6. Устройство реализует вычисл ого кругового синуса 6=0 гС 31 кусистемы разностных рекурректных соотношений для двоичной системы счисления сфиксированной запятой.2 О=У 2+,= 3-,+, =2-9 х) 2 2-О-1 пРи 21 Оо Фя " =х 3 я)у 2 к - Ч-у =созЕ,Уа О У+ У+Ч 152 ЬУ1Е,=О В,=Е;-;:атс 12 Е- агсвЫ уВ запоминающем блоке 11 хранятсязначения угловых приращений ц =агС 1 2с поразрядной выборкой по каждому тактовому импульсу, приходящему из блока управления 13 на вход выборки (чтения)запоминающего блока 11.Блок управления 13 состоит из генератора тактовых импульсов, распределителяи формирователя, Блок счета итераций 14состоит из дешифратора, счетчика и логических схем,Устройство для вычисления обратногокругового синуса работает следующим образом.Первоначально в сдвиговых регистрах5 и 8 находятся нулевые значения (всеразряды незначащие) . В. сдвиговый регистр7 заносится значение обратной величиныкоэффициента удлинения вектора ( 1/К ).йВ сдвиговый регистр 6 заносится значениеаргумента УС выходов схемы управления 13 поступают в каждой итерации серии тактовыхсдвигающих импульсов на управляющиевходы сдвиговых регистров 5-10 и входвыборки запоминающего блока 11. Содержимое сдвиговых регистров 5-8 суммируется или вычитается в сумматорах-вычитателях 1-4, а полученный результатпоследовательно записывается в старшиеразряды сдвиговых регистров 5-8, которые в процессе сдвига освобождаются отпредыдущего содержимого.Каждое соотношение приведенного алгоритма решается последовательно в итерации, В каждой итерации все соотношения решаются параллельно. Для обеспечения точности в последнем Ю -ом двоичномразряде необходимо число итераций, равноеИ,+ 1.С помощью сдвиговых регистров 9, 10и сумматоров-вычитателей 4, 3 выполняется перекрестное сложение-вычитаниесдвинутых переадресованных составляющих,По значению знакового разряда 1 5 сдвигового регистра 6, триггер 12, служащийдля определения цифры псевдочастного д3(оператора поворота тригонометрического 5вектора), устанавливается в требуемоесостояние, которое определяет режим сум-мирование-вычитание в сумматорах-вычитателях 1-4.Для выполнения условия сходимости 10итерационного процесса по указанному алгоритму в устройство дополнительно введенблок счета итераций 14, который управляет повторением по два раза итераций, номера которых кратны трем, В этом случаеобеспечивается выполнение условий сходимости итерационного процесса сП,1) 20гдер=1,2,3В повторяемых по два раза итерацияхс номерами, кратными трем, число сдвигови угловое приращение С( не изменяютсяйа значение цифры псевдочастного о наповторяемых итерациях может быть различным. Блок счета итераций 14 считает номера итераций и при итерации, следующей заитерацией, номер которой кратен трем, не 30 выдает в блок управления 13 сигнал перехода к следующему числу сдвигов. Выдачаэтого сигнала производится после повторения итерации,В конце итерационного процесса в сдви говом регистре 5 находится искомый уголобратный круговой синус, в сдвиговом регистре 7 - значение косинуса искомогоугла, в сдвиговом регистре 8 - приближение к заданному аргументу, т, е. значение 40синуса искомого угла, а в сдвиговом регистре 6 - нулевое значение,.Время получения обратного круговогосинуса и одновременно его косинуса равно 45в тактах Т = (и+ Е,пт 1 - )(И+1 п)3где т - число дополнительных разрядовсдвиговых регистров для компенсации погрешности округления.Параллельно-последовательная структу ра устройства обладает схемной простотойбольшой однородностью и регулярностьюсвязей между стандартными схемнымицифровыми элементами, что отвечает требованиям интегральной технологии.55Предмет изобретенияУстройство для вычисления обратного кругового синуса, содержащее первый, второй, третий и четвертый сумматоры-вычитатели, выходы и первые входы которыхсоединены с входами и выходами соответственно первого, второго и первыми выходами третьего и четвертого сдвиговых регистров, запоминающий блок, выход которого соединен со вторым входом первогосумматора-вычитателя, блок управления,выходы которого соединены с управляющимивходами сдвиговых регистров и входом выборки запоминающего блока, о т л и ч а ю Ощ е е с я тем, что, с целью повышенияточности с одновременным расширениеминтервала изменения аргумента устройства, оно содержит пятый и шестой сдвиговые регистры, триггер и блок счета итераций, причем выходы пятого и шестогосдвиговых регистров соединены соответственно с вторыми входами второго, четвертого и третьего сумматоров-вычитателей,выход знакового разряда второго сдвигового регистра через триггер соединен стретьими входами сумматоров-вычитателей, входы пятого и шестого сдвиговыхрегистров соединены со вторыми выходами соответственно третьего и четвертогосдвиговых ре истров, а блок счета итераций соединен двухсторонней связью с блоком управления.