Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем связи с двухсторонними временными сдвигами

ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 и) 472468 Союз Советских Социалистических Республик(51) М. Кл ено 25,07.73 (21) 1948102/26-9 соединением заявкис Государственный комит Совета Мнннстров ССС во делам изобретений. С. Левин 71) Заявител 54) УСТРОЙСТВО АСИНХРОННОГО ВВОДА ДВОИЧНЫ СИГНАЛОВ В ЦИФРОВОЙ ТРАКТ СИСТЕМ СВЯЗИ С ДВУХСТОРОННИМИ ВРЕМЕННЫМИ СДВИГАМИ ис- ных Изобретение относится к электросвязипользуется в системах передачи асинхродвоичных сигналов по цифровым трактаьстем с импульсно-кодовой модуляцией. Известны устройства асинхронного ввода двоичных сигналов в цифровой тракт систем связи с двухсторонними временными сдвигами, содержащие запоминающий узел, на информационный и тактовый входы которого по даны соответственно двоичные сигналы непосредственно и через узел выделения тактовой частоты, а также генератор импульсов считывания, выход которого через делитель частоты подключен к счетному входу блока фор мирования команд, а через последовательно соединенные схемы НЕТ и ИЛИ ко входу считывания запоминающего узла, выходы которого подключены к другим входам блока формирования команд через фазовый детек тор, соединенный с делителем частоты.Цель изобретения - повышение пропускной способности группового тракта.Для этого введены схемы совпадения, узел задержки и триггер, при этом выходы плюс 25 н минус блока формирования команд подключены непосредственно к одним входам схем совпадения, а через узел задержки и триггер - к другим входам схем совпадения, выходы которых соответст венно подключены ко входам схем НЕТ и ИЛИ.На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит запоминающий узел, состоящий из ячеек памяти 1, - 14, схемы совпадения 21 - 24, распределитель 3, узел выделения тактовой частоты 4, распределитель 5, управляемый генератором импульсов считывания 6, фазовый детектор 7, делитель частоты 8, блок формирования команд, состоящий из триггера 9, выходы которого подключены ко входу формирователя команд плюс 10 и формирователя команд минус 11, схемы НЕТ 12 и ИЛИ 13, схемы совпадения 14, 15, узлы задержки 16 и 17 и дополнительный триггер 18.Двоичный сигнал от источника информации записывается последовательно в ячейки памяти запоминающего узла. Процессом записи управляют схемы совпадения 2, - 24, открываемые поочередно сигналами с соответствующих выходов распределителя 3, на вход которого поступает тактовая частота, выделенная из спектра информационного сигнала .в узле выделения тактовой частоты 4. Считывание осуществляется сигналами с выходов распределителя 5, управляемого генератором импульсов считывания 6. Контроль за работой запоминающего узла осуществляется с помощью5 10 15 20 25 30 35 40 45 фазового детектора 7 в моменты времени, отведенные для передачи команд в виде временных сдвигов, которые определяются импульсной последовательностью с выхода делителя частоты 8. При отсутствии временных сдвигов на обоих выходах временного детектора формируются нулевые сигналы, При возникновении положительного временного сдвига формируется единичный сигнал на выходе плюс фазового детектора 7, а при возникновении отрицательного временного сдвига формируется единичный сигнал на выходе минус. При отсутствии временных сдвигов триггер 9 периодически переключается из одного состояния в другое с частотой следования команд. Это осуществляется путем подачи импульсной последовательности с выхода делителя частоты 8 на счетный, вход триггера 9. При наличии временного сдвига того или иного знакасигналы о чем формируются на соответствующем выходе фазового детектора 7, производится установка триггера 9 этим сигналом по его другим раздельным входам. В результате на выходах триггера при отсутствии временного сдвига формируются сигналы вида: 101010 - на выходе плюс и 010101. - на выходе минус, при наличии временного сдвига, формируются сигналы,вида: 11 - на выходе плюс при положительном временном сдвиге и 11 - на выходе минус при отрицательном временном сдвиге. В соответствии с состоянием тригера 9 с помощью формирователей команд 10, 11 формируются команды плюс нли минус, поступающие, как и информационные сигналы, через схему объединения в групповой тракт. При наличии положительного временного сдвига с помощью схемы НЕТ 12 осуществляется торможение на один такт процесса считывания. По сигналу о наличии отрицательного временного сдвига с помощью схемы ИЛИ 13 осуществляется ускорение на один такт процесса считывания, При отсутствии временных сдвигов сигналы на выходах схем совпадения 14, 15 отсутствуют, так как при этом на входы этих схем поступают поочередно то единичные сигналы с выхода триггера 18 и нулевой сигнал с выхода триггера 9, то нулевой сигнал с выхода триггера 18 и единичный сигнал с выхода триггера 9. Таким образом, чередующиеся команды преобразуются н пассивные, не сопровождающиеся изменением ритма работы распределителя считывания. При нарушении периодичности чередования команд, что имеет место при наличии временных сдвигов, на одну из схем совпадения поступают единичные сигналы с выходов триггеров 9 и 18, что в свою очередь вызывает торможение или ускорение процесса считывания. В результате позиция, отводимая для передачи информационного символа при формировании отрицательного временного сдвига, используется для этой цели только при формировании команд минус, минус, вероятность чего близка к нулю. Следовательно, эта позиция оказывается практически свободной и может использоваться для передачи и других сигналов, например, сигналов контроля, сигнализации об аварии служебной связи и других. Предмет изобретения Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем связи с двухсторонними временными сдвигами, содержащее запоминающий узел, на информационный и тактовый входы которого поданы соответственно двоичные сигналы непосредственно и через узел выделения тактовой частоты, а также генератор импульсов считывания, выход которого через делитель частоты подключен к счетному входу блока формирования команд, а через последовательно соединенные схемы НЕТ и ИЛИ ко входу считывания запоминающего узла, выходы которого подключены к другим входам блока формирования команд через фазовый детектор, соединенный с делителем частоты, отличающееся тем, что, с целью повышения пропускной способности группового тракта, возведены схемы совпадения, узел задержки и триггер, при этом выходы плюс и минус блока формирования команд подключены непосредственно к одним входам схем совпадения, а через узел задержки и триггер - к другим входам схем совпадения, выходы которых соответственно подключены ко входам схем НЕТ и ИЛИ,Типография, пр. Сапунова, 2 Заказ 2207/7 Изд. М 1489 Тираж 740 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 45