Устройство для контроля матриц памяти

Союз Советских Социалистических РеслубликО П И С А Н И Е 1464 Ш 9ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61 ависимос от авт. свидетельст 60/ 8-2 явлено 08.02.72 (21) 174 22 29/О 1.51. Кл. С цсосдиие;см заявки Гасударственный комитеСовета Министров СССРво делам изобретенийи открытий;71) За 53 итель 54) УСТРОЙСТВ ОНТРОЛЯ МАТРИЦ ПАМЯТ 2 Изобретение относитсянаюцих устройстг,.11 звестиые устройствапамяти, содержащие гсинапряжений, Выходы оедицеиы соотвегствеииогенератора и блока уираедиисциого с блоком иечгенератора и через блоквыходами блока управлеким быстродействием.Цель изобретения - итьче устройства. 00;1 асти за пом и.я ко 1 ггроля матиц ераторы ступенчатых рого из которых сосо Входами другого влеиия печатью, соати, выходом другого ВЬ 51 ВЛСИИ 51 СООЕВ -- С иия, обладаот иизовысить быстродсй От,ся то котор ой 1-1 Е Выход ройст сое,ди выхо рато Этзичиечтоогочерез ва сх иеи к д - к ров. о поз йства иаков ц сл рабо сить быстродействие чеиия докумеитироващих иеработоспособзнаками, определяюь контролируемой матволяет пов путем исклюопределяю едующих затоспособцост устро ния з ность щими рицьописываемого устроист 3 а являет зио содержит трип ер, один вход одклочец к блоку управления, друвведеццую в устройство схему выходу блока выявления сбоев, а ОДНОМУ из ВхОД 013 В 13 еДсциои В Уст 20 емы И, другоц вход которой подвыходу блока выявления сбоев, а блокам упавлеция и входам геиеИа чертеже представлена олок-схема устройства.Устройство содержит генераторы 1 и 2 ступенчатых напряжений генератор 1 - генератор падающего ступенчатого напряжения), блок 3 управления печатью, блок печати 4, олок 5 выявления сбоев, блок б у 1 травлени 51, трип.ср 7, схему 11 Е 8 и схему И 9. Контролируемая матрица 1 О включается между блоками 5 и 6. Входтрипера 7 иодкгпочеи к блоку 6 управления, вход 12 - через схему 1 Г 8 - к выходу блока 5 выявления сбоев, а Выход 13 - к одному из входов схемы И 9, другой Вход которой подсоединен к выходу блока выявления сбоев. Выход схемы И 9 подключен к блокам 3 и 6 управления и входам генераторов 1 и 2.Устройство работает следующим образом.Блок 6 управления выдает по программе один или несколько циклов запись - считывание информации по всем адресам коцтролируемоц матрицы О. Записьваемая и считыВаемая информация сравнивается в блоке 5 выявления сбоев. При несовпадении заицсациой и счганной информации блок вьявления сбоев вырабатывает один сигнал, например высокий уровень, ои подается в блок управлеиия печатью, и соответственно блок печати 4 отпечатывает один знак, например +, определяющий неработоспособность контол:руемой матрицы 10. Прц совпадении записанной и считанноц информации блок 5 выявления сбоев вырабатывает другой сигнал, например низкий уровень, в результате чего блок печати 4 отпечатывает другой знак, например , определяющий работоспособность контролируемой матрицы 10.Первым сигналом совпадения записанной и считанной информации в контролируемом обходе всех адресов матрицы 10 триггер 7 через схему НЕ 8 устанавливается в единичное состояние, и с его выхода ца схему И 9 подается разрешающий уровень прохождения через нее сигнала несоответствия с выхода блока выявления сбоев. Прц последовательном поступлении с блока выявления сбоев в контролируемом обходе адрессв матрицы 1 О сигналов несовпадения (илп сигналов совпадения), а также сигиалов совпадения, следующих хотя бы посче одного сигнала несовпадения, блок печати 4 печатает один за другим знаки, соответствующие указанным сигналам.В случае, когда сигнал несовпадения записанной и считанной информации в контролируемом обходе всех адресов матрицы 1 О следует хотя бы после одного сигнала совпадения сравниваемой информации, первый сигнал несовпадения проходит через схему И 9, с помощью блока 3 управления печати выводится на печать блоком печати 4 (в нашем примере в виде знака +), переводит каретку блока печати 4 (ца чертеже не показана) в исходное положение следующей строки, устанавливает генератор 1 в исходное (нулевое) состояние и изменяет ца единицу состояние генератора 2. Благодаря наличию связей между генераторами 1,ц 2 ступенчатых напряжений и блоком 3 управления печатью, каждому отпечатанному знаку соответствует результат испытания всех адресов контролируемой матрицы 1 О при фик сировацных и строго определевных значенияхамплитуд токов возбуждения.В результате работы устройства отпечатывается совокупность знаков, соответствующая всем возможным работоспособным состоянц ям контролируемой матрицы О и называемаяобластью работоспособности. Она ограниче а в конце каждой строки только одним знаком, определяющим неработоспособность контролируемой матрицы 10. Остальные знаки, опре деляющие неработоспособность матрицы 1 О,ца печать не выводятся. Предмет изобретенияУстройство для контроля матриц памяти, 20 содержащее генераторы ступенчатых напряжений, выходы одного из которых соединены соответственно со входами другого генератораи блока управления печатью, соедииенцого сблоком печати и выходом другого генератора, 25 и блок выявлення сбоев, вход которого подключен к блоку управления, отличаюи 1 ееся тем, что, с целью повышения быстродействия устройства, оно содержит триггер, один вход которого подключен к блоку управления, дру гой через введенную в устройство схемуНЕ - к выходу блока выявления сбоев, а выход - к одному из входов введенной в устройство схемы И, другой вход которой подсоединен к выходу блока выявления сбоев, а З 5 выход - к блокам управления и входам генераторов.каз3066/7ЦНИИ ПодписнСССР Обл. типография Костромского упр. издательств, полиграфии и книжной торговл Изд.1240 Государственного комитета по делам изобретений г Москва, Ж.Зэ, Раушская