Анализатор числа

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 235394 Сооа Советских Социалистических РеслублниК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства го л. 42 тт, 7/38 42 ш, 7,144 1 183955/18-2 влено 14.1 Х,1967 с присоединением заявки М МПК 6 061 Ст 061 УДК 681.325.6(088,8Приор ите дел мит зобретени открыти Опубликовано 16,1.19 Дата опубликования 9. Бюллетень М 5 описан 51 9.11. 1969 ри Совете Минивтро СССР. Трофимов и В. И. Кариснко иллерийская радиотехническая академия Советской Армии им. Л. А, Говорова явитель АНАЛИЗАТОР ЧИСЛА Предложенный анализатор относится к области цифровой вычислительной техники и может быть применен в множительном устройстве, в преобразователях числа в модифицированный код и в определителях арифметического веса числа,Известны анализаторы числа, содержащие входной дешифратор, блок выработки сигнала окончания очередного такта, схему с четырытя устойчивыми состояниями, дешифратор состояний и матрицу управляющих сигналов.Предлагаемый анализатор отличается тем, что в нем единичный выход входного дешифратора, анализирующего два соседних разряда числа, соединен с первым входом схемы с четырьмя устойчивыми состояниями, нулевой выход входного дешифратора, анализирующего два соседних разряда числа, подсоединен ко второму входу схемы с четырьмя устойчивыми состояниями, выход блока выработки окончания очередного такта подключен к третьему входу схемы с четырьмя устойчивыми состояниями, выход которой подсоединен через дешифратор состояний ко входам матрицы управляющих сигналов.Это позволяет повысить быстродействие анализатора и упростить его.На чертеже представлена блок-схема описываемого анализатора.Устройство содержит блок 1 выработки спгнала окончания очередного такта, входной дешифратор 2, схему 3 с четырьмя устойчивыми состояниями, дешифратор 4 состояний, матрицу 5 управляющих сигналов.5 Информация поступает на вход 6 дешифратора 2, Выходы 7 - 10 дешифратора 2 связаны со входами матрицы 5. Входами схемы 3 является единичный выход 11 и нулевой выход 12 входного дешифратора 2 и выход блока 1. О Выходные шины схемы 3 подсоединены ковходам дешифратора 4. Выходы дешифратора 4 состояний связаны со входами матрицы 5, выходами которой являются шины 13 - 17.Каждый из выходов 7 - 10 входного дешифра тора 2 соответствует одному пз состоянийдвух младших разрядов из трех анализируемых разрядов числа. Числу нуль соответствует сигнал на выходе 7, числу один - сигнал на выходе 8, числу два - сигнал на вы- О ходе 9, числу три - сигнал на выходе 10.Если два любых соседних из трех анализируемых разрядов находятся в нулевом состоянии, появляется сигнал на выходе 11, если в единичном - сигнал на выходе 12.5 Каждый из выходов 18 - 21 дешифратора 4состояний соответствует одному из состояний схемы 3. Сигнал на выходе 18 появляется, когда схема 3 находится в нулевом состоянии, на выходе 19, когда в схеме 3 записано число О одгн, на выходе 20, когда в схеме 3 зап:сано число два, на выходе 21, когда в схеме 8 записано число три.При одновременном появлении сигнала на одном из выходов 7 - 10 входного дешифратора 2 и сигнала на одном из выходов 18 - 21 дешифратора 4 состояний возбуждается одна из выходных шин 18 - 17 матрицы 5.Управляющие сигналы на выходе матрицы 5 появляются, если состояние двух младших разрядов из трех анализируемых разрядов числа соответствует модифицированному коду; нуль - на шине 18, один - на шине 14, два - на шине 15, минус один - на шине 1 б, минус два - на шине 17,Анализ числа осуществляется последовательно, начиная с младших разрядов.В исходном положении схема 8 находится в нулевом состоянии. Схема 8 переводится;в состояние один сигналом с выхода 12 при условии, что схема находилась в нулевом состоянии;в состояние два сигналом с выхода блока 1 при условии, что схема находилась в состоянии один;в состояние три сигналом с выхода 11 при условии, что схема находилась в состоянии два;в состояние ноль сигналом с выхода блока 1 при условии, что схема находилась в состоянии три.Сигнал на выходе матрицы 5 появляется: на шине 18, если возбуждены шина 17 и выход 18 или выходы 10 и 20;на шине 14, если возбуждены выходы 8 и 18 или выходы 7 и 21;на шине 15, если возбуждены выходы 9 и 18 или выходы 8 и 21;на шине 1 б, если возбуждены выходы 9 и 19 или выходы 8 и 20; на шине 17, если возбуждены выходы 10 и19 или выходы 9 и 20.Очередной управляющий сигнал передается: в множительное устройство для прибавления к частичной сумме сдвинутого на один разряд влево или без сдвига множимого в прямом или в обратном (дополнительном) коде (на чертеже не показан); в преобразователь в модифицированный код для записи чи сла в регистр модифицированного кода (начертеже не показан); в определитель арифметического веса числа (на чертеже не показан).После отработки управляющего сигнала всоответствующем устройстве появляется сиг нал на выходе блока 1 и с задержкой, необходимой для отработки сигнала, с выхода блока 1 происходит сдвиг на два разряда вправо.Предмет изобретения20Анализатор числа, содержащий входной дешифратор, блок выработки сигнала окончания очередного такта, схему с четырьмя устойчивыми состояниями, дешифратор состояний и 25 матрицу управляющих сигналов, отличаощайся тем, что, с целью повышения быстродействия анализатора и упрощения его, в нем единичный выход входного дешифратора, анализирующего два соседних разряда числа, соеди- ЗО нен с первым входом схемы с четырьмя устойчивыми состояниями, нулевой выход входного дешифратора, анализирующего два соседних разряда числа, подсоединен ко второму входу схемы с четырьмя устойчивыми состояниями, 35 выход блока выработки окончания очередноготакта подключен к третьему входу схемы с четырьмя устойчивыми состояниями, выход которой подсоединен через дешифратор состояний ко входам матрицы управляющих сигналов.235394 13 74 б lб Составигель А .А. ПлащинРедактор Е. В. Семанова Текред Л К Малова Корректор О. Б. Тюрина Типография, пр. Сапунова, 2 Заказ 728;8 Тираж 430 ПодписноеЦНИИПР Комитета по дедам изоорсгекий и открытий ири Совете Министров СССРМосква, Центр, пр. Серова, д. 1