Устройство для контроля блоков цифровых вычислительных машин

Союз Советских Социалистических Республик(32) ПриоритетОпубликовано 25.08,74, Бюллетень31Дата опубликования описания 06.02.75 1) М. Кл. б 061 11/О Государственно;й кс, отСонета Министрое СССРоо долам иеооротоиейи открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯВЪЧИСЛИТЕЛЬНЫХ ЛОКОВ ЦИФРОВЬАШИН ок-схема предло тор 1 универсального входам проверяемого амоконтроля, дешифсхемы 5 И контроатор 7 неисправностей исправностей элеменнтролируемого блока, 10, схему 11 ИЛИ, дикатор 13 самоконтльсов и индикатор 15 Изобретение касается вычислительной техники, в частности устройств для контроля блоков цифровых вычислительных машин (ЦВМ).Известны устройства для контроля ЦВМ, содержащие генератор импульсов, генератор тестов, сумматор, дешифратор неисправностей контролируемого блока, дешифратор неисправностей элементов, узел признака контролируемого блока, индикаторы неисправностей.Однако для этих устройств характерна недостаточная эффективность контроля, вызванная неопределенностью технического состояния устройств контроля в момент проведения блоков ЭВМ,Целью изобретения является повышение эффективности контроля.Это достигается тем, что устройство содержит схемы И самоконтроля, схемы И контроля, дешифратор самоконтроля, схему ИЛИ, элемент задержки, индикатор самоконтроля и управляющий триггер, единичный выход которого связан с первыми входами схем И самоконтроля, вторые входы которых соединены соответственно с выходами генератора универсального теста, связанными также с первыми входами дешифратора самоконтроля, выходами дешифратора неисправностей блоков и дешифратора неисправностей элементов, нулевой выход управляющего триггера подключен ко входу индикатора самоконтроля и к первым входам схем И контроля, вторые входы которых соединены с выходами контролируемого блока, выходы схем 5 И контроля и схем И самоконтроля подключены к соответствующим входам сумматора, выходы которого связаны со вторыми входами дешифратора самоконтроля, выход которого соединен с первым входом схемы О ИЛИ и нулевым входом управляющеготриггера, единичный вход которого подключен ко второму входу схемы ИЛИ, выход схемы ИЛИ соединен с третьими входами генератора универсального теста и сумматора 5 непосредственно и со вторыми входами указанных блоков - через элемент задержки. На чертеже приведенаженного устройства.20 Оно содержит генератеста, подключаемый коблока 2, схемы 3 И сратор 4 самоконтроля,ля, сумматор 6, дешифр25 блока, дешифратор 8 нетов, узел 9 признака коуправляющий триггерэлемент 12 задержки, инроля, генератор 14 импуЗО неисправности блока.15 При поступлении пускового импульса на вход 16 триггер 10 устанавливается в состояние 1. При этом открываются схемы 3 И самоконтроля, а схемы 5 И контроля будут закрыты.Пусковой импульс через схему 11 ИЛИ устанавливает устройство в исходное состояние, а через элемент 15 задержки производит запуск устройства,Генератор 1 универсального теста построен таким образом, что его выходные импульсные последовательности являются диагностическими и проверяющими для всей совокупности контролируемых блоков и для самого предлагаемого устройства.Импульсные последовательности с выхода генератора 1 поступают через открытые схемы 3 И самоконтроля на входы сумматора 6, где и происходит суммирование кодов универсального теста.Дешифраторы 7 и 8 контролируют промежуточные суммы сумматора 6, причем выходные сигналы этих дешифраторов также суммируются сумматором 6, Перестроение логической схемы дешифраторов 7, 8, а также дешифратора 4 самоконтроля производится узлом 9 признака контролируемого блока в соответствии с типом контролируемого блока. В случае исправности устройства контроля, итоговая сумма в сумматоре 6 соответствует вполне определенной импульсной комбинации на выходах генератора 1 универсального теста. В этом случае срабатывает дешифратор 4 самоконтроля и импульс с его выхода устанавливает триггер 10 в О.При этом срабатывает индикатор 13 самоконтроля, открываются схемы 5 И контроля, а схемы 3 И самоконтроля закрываются. Кроме того, выходной импульс с дешифратора 4 через схему 11 ИЛИ производит начальную установку устройства, а через элемент 12 задержки производит его повторный запуск. На этом этапе работы сумматор 6 суммирует только выходные коды контролируемого блока.После прекращения работы генератора 1 универсального теста в сумматоре 6 оказывается итоговая сумма выходных кодов контролируемого блока 2. Итоговая сумма анализируется дешифраторами 7 и 8. При этом дешифратор 7 имеет на выходе сигнал 1 в случае истинной итоговой суммы, а дешифратор 8 перекодирует искаженные итоговые суммы в позиции неисправных элементов. Сигнал 1 на выходе дешифратора 7 вызывает срабатывание индикатора 15 неисправности контролируемого блока, В случае неисправности 20 25 30 35 40 45 50 55 устройства итоговая сумма сумматора 6 не соответствует истинной сумме, поэтому дешифратор 4 самоконтроля не срабатывает, триггер 10 остается в состоянии 1, и устройство не производит контроль блока 2, что фиксируется индикатором 13. К аналогичному результату приведут неисправности в генераторе 1, в сумматоре 6, а также в остальных блоках устройства. Предмет изобретения Устройство для контроля блоков цифровыхвычислительных машин, содержащее генератор импульсов, связанный с первыми входами контролируемого блока, сумматора и генератора универсального теста, второй вход которого соединен со вторым входом сумматора, а выходы - с соответствующими входами контролируемого блока, дешифратор неисправностей блока, первые входы которого соединены с выходами сумматора и соответствующими входами дешифратора неисправностей элементов, второй вход связан с выходом узла признака контролируемого блока и со вторым входом дешифратора неисправностей элементов, а выход - с индикатором неисправностей блока, отличающееся тем, что, с целью повышения эффективности контроля, оно содержит схемы И самоконтроля, схемы И контроля, дешифратор самоконтроля, схему ИЛИ, элемейт задержки, индикатор самоконтроля и управляющий триггер, единичный выход которого связан с первыми входами схем И самоконтроля, вторые входы которых соединены соответственно с выходами генератора универсального теста, связанными также с первыми входами дешифратора самоконтроля, выходами дешифратора неисправностей блока и дешифратора неисправностей элементов, нулевой выход управляющего триггера подключен ко входу индикатора самоконтроля и к первым входам схем И контроля, вторые входы которых соединены с выходами контролируемого блока, выходы схем И контроля и схем И самоконтроля подключены к соответствующим входам сумматора, выходы которого связаны со вторыми входами дешифратора самоконтроля, выход которого соединен с первым входом схемы ИЛИ и нулевым входом управляющего триггера, единичный вход которого подключен ко второму входу схемы ИЛИ, выход схемы ИЛИ соединен с третьими входами генератора универсального теста и сумматора непосредственно и со вторыми входами указанных блоков через элемент задержки,440668 оставитель В. Кульк Корректор Н, Стельма Ми роно Техр равцова акто Тираж 624комитета Совета Минисретений и открытийРаушская наб д. 4/5 каз 113/10 И ипография, пр. Сапунова, 2 Изд.178 аГосударственног по делам изо Москва, Жых злементо 6 Подписноев СССР