Устройство для декодирования групповых кодов

О П И С А Н И Е 324603ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Фоюв Советских Социалистических РеспубликЗависимое от авт. свидетельства338903Заявлено 26,1.1970 ( 1397028/18-24) М. Кл, б 061 1 ИО заявкис п исоединен Комитет по деламобретеиий и открытийри Совете МииистровСССР 1 риори УДК 681.326.7(088.8) О.11,1973, Бюллетень1 Опубликовано 2Дата опублико 1.197 ания описан вторзобретения Смирнов аявитель РОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ГРУППОВЪ С ИСПРАВЛЕНИЕМ ОДИНОЧНЫХ ОШИБ ОДОВ Изобретение предназначено для телемеханических систем и других систем передачи и приема цифровой информации и используется для циклического декодирования групповых (и, й) -кодов, корректирующих все ошибки 5 от одиночных до 1-кратных включительно.Основным недостатком существующих устройств декодирования групповых (и, 1 т) -кодов, исправляющих многократные ошибки, является большое количество блоков и элементов 10 и сложность функционирования, объясняющая необходимостью обеспечить согласованную работу большого количества блоков устройства.Цель предлагаемого изобретения заклю чается в разработке устройства декодирования группового (и, й)-кода, исправляющего ошибки от одиночных до 1-кратных включительно с одновременным упрощением схемы устройства. 20В предлагаемом устройстве эта цель достигается использованием известного устройства декодирования групповых кодов с исправлением одиночных ошибок и введением в него счетчика и дешифратора циклов и логических 25 схем с целью обнаружения места ошибки и ее исправления. Для получения циклического режима работы распределителя и для выбора нужной системы клапанов, через которые подаются сигналы на исправление ошибок, при меняется счетчик циклов и дешифратор циклов, а для обнаружения номера ошибочного разряда - дешифратор ошибочного разряда,На чертеже приведена схема устройства циклического декодирования групповых (и, й)-кодов, исправляющих все ошибки от одиночных до 1-кратных включительно.Устройство состоит из информационного регистра 1, проверочного регистра-счетчика 2, схемы выявления исходного состояния 3, счетчика циклов 4, дешифратора циклов 5, дешифратора номера ошибочного разряда 6, логической схемы 7, логической схемы 8, двухвходовых схем И 9 и 10, группы многовходовых схем ИЛИ 11 и группы схем И 12.Устройство работает в двух режимах.1 режим записи принятой кодовой комбинации. Этот режим осуществляется за один цикл работы распределителя (на чертеже не показан). В начале режима сбрасываются (Уст. О) информационный регистр 1, проверочный регистр 2 и счетчик циклов 4. Затем за один цикл работы распределителя осуществляется запись информационных (а, - а) и проверочных (х, - хх) цифр в информационной и проверочный регистры, В проверочном регистре-счетчике 2 будет записано проверочное число: если это число равно нулю, то в принятой кодовой комбинации ошибок нет, если число не равно нчлю. тс(2) 2 =-Я+1,в принятой кодовой комбинации есть ошибки. В конце первого режима на вход 13 счетчика циклов 4 подается импульс, Этот импульс проходит через клапан 10 на выход 14 и запускает распределитель, а в счетчике циклов устанавливается число 0 , 01.При этом на выходе схемы 7 появляется сигнал, переводящий проверочный регистр 2 в режим обратного счета и подготавливающий блок выявления исходного состояния 3 к работе. На этом первый режим работы устройства закачнивается и начинается второй.11 режим - режим исправления о ш и б к и. Этот режим состоит из нескольких циклов, обеспечиваемых распределителем. Число циклов определяется по формуле где и - число разрядов кода,п - й - число проверочных разрядов,Е - знак целой части. Число циклов определяется максимальным количеством тактов, необходимых для исправления ошибки, А так как в проверочном регистре-счетчике могут быть записаны проверочные числа из диапазона от (О до 2" -- 1), то число тактов приходится устанавливать равным 2" - , а число циклов выбирать по формуле (1).В конце каждого цикла работы распределителя на вход счетчика циклов 4 с последнего каскада распределителя выдается импульс, который, пройдя через клапан 10, вновь запускает распределитель. Счетчик циклов 4 считает циклы, и на выходах дешифратора б появляются сигналы в заданной последовательности, начиная с провода 1 цикл, затем 11 цикл и, наконец, Ж цикл. Эти сигналы подаются на вторые входы соответствующих двухвходовых схем И, дешифратора номера ошибочного разряда б и подготавливают их к включению. На первые входы этих схем И подаются импульсы от распределителя. Если ошибки исправляются в данном цикле, то один из клапанов открывается и сигналы через соответствующую логическую схему ИЛИ 11 подаются на первый вход одной из двухвходных логических схем И 12. В это же время на общий второй вход схем 12 будет подан сигнал с выхода блока выявления исходного состояния 3, и ошибка исправляется. Окончание второго режима определяется исчезновением сигнала на выходе схемы 8 в тот момент, когда в счетчике циклов будет записано число Ю, В этот момент схема 10 запирается, и очередной импульс, поданный на вход 13, не проходит через схему 10, и распределитель не запускается, На этом заканчивается второй режим.Число разрядов г счетчика циклов определяется из соотношения 5 10 15 20 25 30 35 40 Число разрядов г, в свою очередь, определяет число входов схем 7 и 8, которые являютсяг-входовыми логическими схемами И с одним выходом.Таким образом, сигнал на выходе схемы 7появляется в том случае, если в счетчике 4циклов записано число, не равное нулю. Поэтому схема 7 реализует функцию алгебры логики:Р 7 (У 1 з Уаэз Уг): (У 1 У 2У/):(О)1где у у , у, - сигналы, снимаемые с триггеров счетчика циклов;уь у, , у, - отрицания (инверсии) уу у,. Запись 1 г(0)3 является записьюфункции /7 в СДНФ. При этом под знакомлогической суммы в круглых скобках записано число О. Знак инверсии над квадратными скобками обозначает, что 7 равна единицена всех двоичных наборах, отличающихся отнуля.Сигнал на выходе схемы 8 исчезает в тотмомент, когда в счетчике записано число У,Поэтому функцию алгебры логики, реализуемую схемой 8, можно записать в видеР (уу., у,) = 1 г Г = (О, 11 Ч - 1, У + 1 2 - 1),где в круглых скобках указаны номера двоичных наборов (чисел), на которых функция 18равна единице.Блок выявления исходного состояния 3 является логической схемой И с( и - 1+1) входами и одним выходом. Сигнал на выходеэтой схемы появляется в том случае, еслив проверочном регистре-счетчике 2 будет записано число, равное единице (0001) и появится сигнал на выходе схемы 7 ф= 1).Поэтому функция, реализуемая схемой 3,может быть записана в видез(Хд, Хат, Хп й, Р 7) -- ХХяХр- 1 Хп - й 17Предмет из о б р етен и яУстройство для декодирования групповых кодов с исправлением одиночных ошибок по авт. св, Мо 338903, отличающееся тем, что, с целью исправления многократных ошибок, в него введены счетчик циклов, дешифратор циклов, дешифратор номера разряда, две логические схемы и группа многовходовых схем ИЛИ, причем счетчик циклов соединен через одну дополнительную логическую схему со входом второй схемы И, со сходом проверочного регистра и со входом схемы выявления исходного состояния, через вторую логическую схему со входом первой схемы И и через дешифратор циклов со входами дешифратора номера разряда, другие входы которого соединены с выходами распределителя, а выходы - через группу многовходовых схем ИЛИ со входами группы схем И, последний выход распределителя соединен со входом счетчика циклов,Составитель В, КрыловаРедактор Н. Данилович Техред Т. Ускова Корректор Е, СапуноваЗаказ 1561/8 Изд. Мо 374 Тираж 647 ПодписноеГ 1 НИИГ 1 И Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2