Способ цифрового управления многофазным инвертором

)5 Н Е ОБРЕ НИ азова- темам ателя- управрами емого - рас- функ- емого ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Институт проблем энергосбереАН УССР(56) Авторское свидетельство СССРЬ 1037415, кл. Н 02 М 7/48, 1982.(54) СПОСОБ ЦИФРОВОГО УПРАВЛМНОГОФАЗНЫМ ИНВЕРТОРОМ(57) Изобретение относится к преобртельной технике, в частности к сисуправления вентильными преобразовми, и может быть использовано дляления автономными инвертонапряжения в системах резервируэлектроснабжения. Цель изобретения ирение диапазона регулирования и иональных возможностей управля Изобретение относится к преобразовательной технике, в частности к системам управления вентильными преобразователями, и может быть использовано для управления автономными инвертарами напряжения в системах резервируемого электроснабжения.Целью изобретения является расширение диапазона регулирования, а также функциональных вазможностей управляемого инвертора за счет обеспечения режима регулирования фазы колебаний выходного напряжения инвертара относительно синхросигнала задающего генератора.На фиг.1 представлена диаграмма, поясняющая предлагаемый способ фазового инвертора за счет обеспечения режима регулирования фазы колебаний выходного напряжения инвертора относительно внешнего управляющего синхросигнала. Способ фазосмещения импульсов управления рабочими ключами многоячейкового инвертора с симметричным широтным регулированием выходного напряжения в диапазоне регулирования угла 0-360 эл,град позволяет выполнить фазовую синхронизацию преобразователя при организации параллельной работы с ведущим источником за счет обеспечения возможности выбора требуемой фазы колебаний опорного цифрового пилообразного сигнала, а также формирования двух симметрично смещенных цифровых последовательностей с обработкой цифровой информации в дополнительном коде и осуществления операции сравнения с фиксированными адресными кодами. 12 ил. регулирования угла зажигания ключеи мно- бд гоячейкового трехфазного инвертара (при ф установившемся значении йф сапы на вы- (Я ходе фазового детектора, т.е. в режиме син- ф, хронной работы с ведущим источником переменного напряжения); на фиг.2 и 3 - примеры электрических схем многоячейковых трехфазных инверторов напряжения, реализующих векторный способ формирования квазисинусоидальнога выходного напряжения; на фигА - принципиальная схема устройства для осуществления способа; на фиг.5 - пример выполнения задающего генератора устройства с встроенным делителем частоты и элементами резерви 1683154Составитель О, Парфеноваецкая Техред М,Моргентал Корректор М. Максимиш дактор О. Ю ПрОизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 аказ 3420 Тираж Подписное ВНИИЛИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва. Ж-З 5, Раушская наб., 4/535 4 О рсвания при параллельной рабст 8 ОДнотип ч 1,ф мВ 4 Ргсб)азньх И 1 гвертсров, на Йиг,б 11 О е, и ь полнения спорного задающего ГЕНВГ 2 ът 12 ВЭ З СС 12 тапе ЭВДВ 1 ОЩЕГО ГЕНЕРВТОЗГ 1"с г"фц ф 330 щй ЯРтопоцстрОГ 1 ки (ГКАП) при ор 1 анизации параллельной рабс 1 ы И 11 зеотор-.1 с се 181 О, на фи .1 п 1 оин 11 ИГ 1 и альная схема цифрового фазового де Гектора,: нс фиг,8 - таблица представле 1 ия 1: тырехразпяд 11 ь 1 х двоичных чисел В до пол" ительном коде; на фиГ 9 псин Оипиальнэя алек; рическая схема. гека- .1 С юг с 1 г 1 . ;И 3 ГЯ 1 м,1 ПОЯСНЯЮЩИЕ Г 1 син цип ра 1;Оть 1 р,зер 12 ируемого задаю 1 цеГо гене 12 зто 128, на фиг,11 - Диаграммы, пояс;ягоч:Ир ППИ 1:.,ИП 88681 Ы 11 ифрОВОГО ф,эо,181 О де, ек, Она а 1 фиг 12 Диа 1 раммы истинности лля дексдеОО 12, опГ 2 еделяю 122 их рман 111 а;ТИг".,1, д ОабПЧИХ КЛ 1 ОЧОй Инвер .г" Ра11 а фиг.1 приведены имг 1 ульсные послеДГ 2 вательнссти управления ключами двухм;Д".ьнсго инвертсра по 112 иг, 2 б, П рос Говне геенно-впемен ной со Виг между Векторами модульных напряжений составляет 6 О л 1 Щ"иэа наличия указаннОГО сдвига ме 2 кдъ: Векторами напряжений модулей один иэ них В дальнейаем будем называть "пеовым, а другой вектор напря 2 кения которого Отсает от первого на 60 зл,град, - Вторым, я Обозначение кл 1 очевых элемен" тсв модулей В соответствии с фиг,2 Введены СО 12 тветстве 11 нс 1 ндексы: 1 и : 2 фи 1. 1 а отражает фоОми 12 ование упоавляю 1 цих сиГ" мелов ключами И .,Л 132 с помощь 1 о предлагаемого способа при положительных значе.-1 иЯх УГ оаВЛЯюЩего сигнала 1 чу, пРичем изменению цифрового сигнала Ку от О До 1 ъущ соотВетствУет Диапазон РВГУлиРОва" ния угла инвертора 0 - 18 О эл.Град,Способ управления заключается в том, что. с Белью синхрониэа 12 ии инвеэтора с ведущим источ Гиком пер 8 меннОГО 11 апряжения при организации параллельной работы пилообразный опорньй сигнал Мол формируют в течение времени, разного пе- РИС 1 У ВЬ 1 ХОД 1. ОГО НВПРажаНИЯ ИНВЕРТОРа Виде цифровой послсдоввтельности Г 1 оп = =.Моп(, и реДстэ Вл ГПОщ 8 й собой ал Г 8 браич 8 СкуЮ Сумму:. Д)= ч,-,+ЦД,где мч(т) - линейно изменяющееся число наВЬ 1 ходе счетчика;Р ф(т)смеще 11 ие, т,е. число, пропорциональное разности фаз колебаний напряже" ния инвертора и напряжения Ведущего исочника В ре "киме синхронизации.Затем одновременно и непрерывно осуществля 1 от операции сложения и Вычитания над текущими значениями опорного сиГнэла Йо 11(т) и сигнала управления ку(т), получаядве симмерично смещенные относительнокривой йо 11 = моп(т) цифровые последовательности Бь(0) и Яс(1) в видеЯь(1) = акоп(т) у(т)Яс = Моп(т) + Му(т),которые в дальнейшем подвергают непрерывному декодированию (сравнивают сфиксированными наборами чисел - адресов) с помощью декодеров, число которыхравно числу столбов рабочих ключей многофаэного инвертора. При этом требуемыйфиксированный фазовый сдвиг между зонами регулирования соответствующих тиристоров обеспечивают выбором границ.соответствующих секторов Хк и У 1 значенийадресов А 1 и В;Хк=(А 1;1=а, Ь); 1, =1,п;у 1(813 = сб (1 3 а Ь, с, О) 6 ( О, Моп гпах)где и - число модулей в составе многомодульного инвертора;А 11, Аь, Вс, Вд - граничные значенияадресных секторов;1 чопп 1 ах - максимальное значение опорного цифрового сигнала;К - разрядность управляющего слова1 Чу, если ИуО (т.е, 1"Чу 111 - - 2 - 1)КУправля 1 ощие сигналы х и у для М-Й(1 - й) пары рабочих ключей одноименногостолба инвертора генерируются в соответствии с выражениямихе= Яь 1 Хк, к=1,п;у 1=ЯсУ 1, 1=1,п,Пои этом получают сигналы управленияопережающими (запаздь 1 вающими) рабочими ключами инвертора при положительных(отрицательных) значениях управляющегосигнала йу. Соответствующие диаграммыцифровых последовательностей (1 чоп, Яь иБс) и сигналов управления рабочими ключами представлены на фиг, 1 а и б соответстВенно. Поскольку рабочие ключиОдноименного столба инверторной ячейкинаходятся в противофазе, распределениеимпульсов управления на каждый из ключейлегко достигается путем деления частотыимпульсных сигналов х и ус на два. Устройство управления многофазным инвертором (фиг,4) содержит задающий генератор (31")1 с встроенным делителем частоты, узлом управления и индикации неисправностей (фиг,5), нуль-компараторы 2 и 3, цифровой блок 4 задания, счетчик 5, цифровой Фазовый детектоо 6, буферный регистр 7, сумматор 8, вычислитель 9, сумматор 10 и два блока 11 и 12 формирования управляющих импульсов, Блоки 11 и 12 устроены одинаково и содержат каждый группу декодеров 13,15 и триггеров 1618, числокоторых равно количеству п ячеек многоячейкового инвертора.Высокочастотный выход задающего генератора 1 подключен к счетному входу счетчика 5, а низкочастотный - к тактовому входу регистра 7. Выходы счетчика 5 подключены к первой группе входов сумматора 8, входы второй группы которого связаны с выходами цифрового фазового детектора, Выходы регистра 7 соединены с первыми входами вцчитателя 9 и сумматора 10, а выходы первого сумматора 8 - с вторыми входами сумматора 10 и вычитателя 9, Выходы нуль-компараторов 2 и 3 соединены с первым и вторым фазовыми входами фазового детектора 6 соответс 1 венно. Выходы вычитателя 9 (сумматора 10) соединены с соответствующими входами декодеров блока 11 (12) формирования управляющих импульсов. Выход каждого декодера 1315 подключен к счетному входу соответствующего О-триггера 16,18, Инверсный выход каждого триггера связан с собственным информационным входом. При этом информационные входы регистра 7 подключены к выходам цифрового блока 4 задания, а все установочные входы В цифровых схем подключены к общей шине "Сброс". Входы управления цифрового фазового детектора 6 и задающего генератора 1 подключены к шине назначения приоритета "Ведущий/ведомый" (для группы работающих параллельно преобразователей).Для организации параллельной работы двух преобразователей с синхронизацией по схеме "От общего задающего генератора с резервным" блок задающего генератора содержит опорный задающий генератор (3 Г) 19, буферные усилители 2022, мультиплексор 23, триггер 24, схемы ИЛИ 25 и 26, мажоритарный элемент 27, делитель 28 частоты, устройство индикации неисправностей на базе одновибраторов 29 и 30 с перезапуском и светодиодных индикаторов 3133. Для организации параллельной работы инвертора с сетью ЗГ 19 содержит нуль-компаратор 34, триггер 35 управления, упрагляемый ключ 36, схему 37 фазовой автоподстройки (ФАП) и делитель 38 частоты.Цифровой фазовый детектор 6 может быть выполнен в виде О-триггеров 39 и 40, формирователя 41 короткого импульса, О- триггера 42, схемы ИЛИ 43, логической схемы 44, блока 45 совпадения и реверсивного счетчика 46, Декодеры содержат постоянное запоминающее устройство (ПЗУ) 47, формирователь 48 короткого импульса, од" новибратор 49 беэ перезапуска и схему И 50, На фиг. 10.12 представлены диаграммы 51,88.0 е дейст.=1 ьо 45 ть/гтьУ О зпвьтб = - Од П 1 Оь На фиг.10 приведены диаграммы работы блока задающего генератора для различных значений сигнала "Ведущий/ведомый" и видов неисправностей первого (а) и второго (б) опорных задающих генераторов (ОЗГ), входящих в состав соответственно первого и второго преобразователей, включенных параллельно. Надписи "Ведущий" и "Ведомый" на фиг,10 относятся к первому ОЗГ. На фиг.10 обозначены: 52 (58, 64,70) - сигналы на первом входе мажоритарного элемента 27; 51 (57, 63, 69) - на втором его выходе; 53 50 55 Устройство работает следующим образом.Задающий генератор 1 формирует высокочастотный сигнал частотой1 о = (2 мУТь,где Чн = К+2 - разрядность счетчика 5;Ть = 1 Ль - период выходного напряжения инвертора,который поступает на счетный вход счетчика 5, и сигнал с частотой 1 з, с помощьюкоторого осуществляется запись цифровойинформации с выходов блока 4 задания вбуферный регистр 7 в требуемые моментывремени, При этом частота 1 з определяетсяв соответствии с желаемой частотой квантования 1 управляющего сигнала Й по времени (с учетом требований к качеству -точности и быстродействию - САР преобразователя):1 з = кв = 21 ь/Кз,где 1 ь - частота выходного напряжения инвертора;Кз - 1,2,3, - кратность частоты записиб по отношению к частоте 1 ь.Значению Кз = 1 соответствует максимальное значение язвах - 21 ь, при котором впроцессе регулирования инвертора не нарушается симметрия формируемых полуволнвыходного напряжения и, следовательно,30 фаза формируемой волны не изменяетсяпри регулировании даже в переходных режимах (условие постоянства фазы являетсянеобходимым условием включения источников переменного напряжения в режим па 35 рэллельной работы). Значениям Кз1соответствует более низкое быстродействие. Для реализации дискретной САР необходимо осуществлять измерениедействующего (для синусоидальных форм -40 среднего) значения напряжений (токов) в соответствии с выражениями(59, 65, 71) - на третьем; 54 (60, 66. 72) - на выходе малоритарнсго элемента 27; 55 и 73 - на инверсном вь.ходе одновибратооа 30, 56(62, 68,74) - . На выходе схемы ИЛИ 26; 61 и 67 - на инверсном ьыходе ОДнавибратОраОдновибратары с г,ерезапуском настроены на Генерацию импульса длительностью (а = а =. с = б), Прн вцходе из строя первого ОЗГ, Выполняющего функции ведущего (котаРЫй СОПРОВОжДаетСЯ НЕдОПУСтИМЫМ СНИ- жением частоты следования импульсов на первом вхОд 8 элемента 27 или их исчезновением,дйаграмма 53), через интервал Времени на инверсном выходе однавибратора 30 появлЯется сиГнал 55 высакОГО уровнЯ, каторьл врез схему ИЛИ 25 сбрасывает триггер 24 з ноль, на вцхаде схемы ИЛИ 26 появля 8 тся уровень лОГическаГО нуля, переключается мультиплексор 23, на первцй вход элемента 27 в дальнейшем проходят импульсы нторОГО;смежнОГО) С,31, эаГОраюся светодиодыи Зл, Ггервыи ОЧАГ аВтО- матически переводится в реэерь, первый преабразоватепь становится ведомым. На выходе элемента 27 сохраняется импульсная последовательность, совпадающая с 53, горит светодиод 33, индицирующий о неисправности собственного ЗГ, При атом в блаЗГ 1 оро паеобраэователяПООИСХОДИТ СЛЕДУЮЩЕ 8,,Цо момента Возникновения неисправности В ОЗГ первого преобразователя второй является ведомым, При недопустимом снижении частоты следования или после исчезновения импульсов ат смежного (перва-а) ОЗГ на третьем входе элемента 27 через интервал зажигается светодиод 32, на инверсном выходе адновибратора 29 пОявля- етсЯ сиГнал 61 ВцсокОГО уровня, котОрый через схему ИЛИ 26 переключает мультиплексор 23, Гасн 8 т светодиоД 31, ВтОрОй ОЗГ автоматически переводится в режим ведущего.Для Органиэации параллельной работыинвертора с сетью опорный ЗГ необходимо Выполнить с использованием схемы ФАП 37 (фиг.б), содержащей генератор, управляемый напряжением,(ГУН) и фазовый компаратор(ФК) с фильтром низких частот(ФНЧ), нуль-кампаратара 34 с Гистерезисом, управляемого ключа 36 и триггера 35 управления, делителя частоты с коэффициентом деления Кд = тОООсномгде 1 оснем - номинальное значение частоты напряжения сети Ос ГУН схемы ФАП 37, Таким образом, при одиночной работеузел по фиг.6 генерирует импульсы со стабильной частотой бун =- 1 о, а при совместной работе - с частотой тпрр= Кд 1 цСигнал с частотой 10 поступает на счетнцй вход счетчика 5 и тактовый вход цифрового фазового детектора 6, На выходах счетчика 5 формируется линейно нарастающая цифровая последовательность йч (линейно во времени изменяется двоичное - разрядное число Мсч 2 ), Цифровой фазовый детектор отрабатывает рассогласование фаз (между напряжениями ведущего источника и данного инвертора) талька в режиме, когда рассматриваемый инвертор является едам.В режиме ведущего при включении питающего напряжения на выходах цифрового фазового детектора устанавливается нулевое значение смещения Кэ 2 = О (индекс "2" означает двоичную систему исчисления)и рабата фазового детектооа запрещается высоким уровнем сигнала "Ведущий/ведомый" на его управляющем входе. При этом на выходах сумматора 8 образуется несмещенная последовательность Иоп,Ыоп 2 - Исч 2 + О = Йсч 2 В режиме ведомого до момента включения в режим параллельной работы на выходах цифрового фазового детектора 30 устанавливается кодовая комбинация, соответствующая числу - начальному смещению фаз между напряжениями ведущего и рассматриваемого инверторов, Устройство цифрового фазового детектора, реализующее указанную функцию (фиг.7), содержит три триггера 39, 40 и 42, схему ИЛИ 43, 40 логическую схему 44, блок 45 совпадения иреверсивнцй счетчик 46, На фиг. 11 изображены диаграммы, поясняющие принцип рабаты детектора при опережающей фазе ведущего источника (а) и отстающей (б).На фиг.11 обозначены; 76 (80) - сигнал на прямом вцходе триггера 39; 76 (81) - на прямом выходе триггера 40; 77 (82) - на прямом вцходе триггера 42; 78 (33) - на выходе логической схемы 44; 79 (84) - на выходе блока 50 45 совпадения (на счетном входе реверсивного счетчика). Выходные сигналы триггеров 39, 40 и 42 управляют логической схемой 44 и входами направления счета реверсивного счетчика таким образом, что в режиме 55 фаэавой подстройки и при опережающейфазе ведущего источника происходит слежение (цикл за циклом) числа импульсов, пропорционального временному сдвигу, с предыдущим содержимым счетчика, а при отстающей фазе ведущего источника - вы 1683154читание. Такой режим работы схемы продолжается до тех пор, пока не будет установлена нулевая разность фаэ между напряжениями ведущего и ведомого инверторов - при равенстве фаз счетные импульсы на вход счетчика не проходят. Таким образом, в случае включения в режим параллельной работы двух однотипных инверторов при синхронизации от общего задающего генератора условие синхронной работы можно считать выполненным и производить включение. При включении а режим параллельно с сетью девиации частоты устраняются с помощью схемы ФАП в ОЗГ (фиг.6). На выходах счетчика (фазового детектора) устанавливается значение смещения Мф 2 = О, а на выходах сумматора 8 образуется смещенная последовательность МопЙоп 2 = Йсч 2 Йф 2Числа последовательности Моп поступают на вторые входы вычитателя 9 и сумматора 10, на первые входы которых подается числовое значение сигнала управления Йу в дополнительном коде, предварительно записанное в буферный регистр 7 с выходов цифрового блока 4 задания, Для осуществления регулирования угла управления инвертором в диапазоне 0.360 эл.град в соответствии с описанным способом для представления чисел кода управления от 0 до йуп 2 достаточно К разрядов, Однако для обработки отрицательных значений управляющего сигнала в режиме реверса направления (фиг.1 б) необходимо использовать представление чисел в двоичном дополнительном коде (фиг, 8). Поэтому цифровой блок задания имеет К+2 выходов и использован К 2-разрядный оегистр 7.На выходе вычитателя 9 и сумматора 10 образуются смещенные последовательности дь и дс. Формирование указанных последовательностей происходит одинаково как для положительных значений сигнала управления (фиг, 1 а), так и для отрицательных, соответствующих реверсу (фиг, 1 б) выходного напряжения, благодаря представлению двоичных чисел в дополнительном коде,Смещенные последовательности дь и дс поступают на входы декодеров 1315 блоков 11 и 12 формирования управляющих импульсов групп опережающих и эапаздыаающих рабочих ключей. Смысл терминов "опережающий" и "запаздывающий" рабочий ключ легко пояснить с помощью диаграммы фиг. 1. В частности, диаграммы51015 20 25 30 35 40 45 50 55 Ч 11 Ч 41 представляют последовательности импульсов управления для четырех одноименно обозначенных рабочих вентилей модуля "О" (фиг, 2 б, в) многоячейкоаого инвертора. Из кривой формируемого напряжения Он на фиг,1 а, б видно, что а формировании положительной (отрицательной) полуволны на выходе модуля "Оо" участвуют рабочие ключи Ч 11 и Ч 41 одной диагонали, а в формировании отрицательной (положительнойй соответствен но) иолу вол н ы - рабочие ключи Ч 21 и Ч 31.При этом видно, что для 0йуйуп сигнал управления рабочим ключом Ч 11 (Ч 21)опережает(с точки зрения происхождения событий в реальном времени) сигнал управления рабочим ключом Ч 41 (Ч 31) на угол у= 180 - В, где 3 - угол горения соответствующей пары ключей. Для йупйу0 сигнал управления ключом1Ч 11(Ч 21) запаздывает по отношению к сигналу управления ключом Ч 41(Ч 31) на тот же угол у, Таким образом, опережение и запаздывание определяется между тиристорами одноименной диагонали инверторного модуля относительно формируемого ею прямоугольника напряжения на выходе модуля, Поскольку коммутационные процессы в диагоналях и столбах инвертооных ячеек происходят аналогично (с учетом сдвигов во времени), то все рабочие ключи инвертора можно разделить на группу опережающих и эапаздывающих.Основным составным элементом каждого декодера(фиг,9) является неполный дешифратор, который легко выполняется на интегральном постоянном запоминающем устройстве объемом 2 х 1 бит. Во избежание ложного несрабатывания декодера при скачкообразном изменении значения йу, соответствующем увеличению числа Яь или Я, (моменты К ЯК+2)г на фиг.1),содержимое ПЗУ в зависимости от значений 2 - разрядного адреса на его входе и ноК+2мероаинаерторного столба (для инвертора по фиг.2 б) должно иметь вид, изображенный диаграммами фиг.12, Длина сектора, в ячейках которого записана логическая единица, соответствует максимально возможному изменению угла зажигания какого-либо ключа - на 90 эл,град, Помимо ПЭУ 47 декодер (фиг.9) содержит формирователь 48 короткого импульса, одновибратор 49 беэ перезапуска и схему И 50, Формировател ь 48. выдел яет передний фронт импульса на выходе дешифратора, Узел иэ элементов 49 и 50 предохраняет от ложных срабатываний устройства при скачкообразных изменениях Му, соответствующих уменьшению чисел Яь и Зс, Для этОГО одновибратор настроен на генерацию импульса длительностью И(4 (90 зл,град), При появлении на выходе ПЗУ 47 высокого уоовня на выходе формирователя 48 вцрабатывается узкий импульс, который проходит на вцхсд схемы И 50 и появляется на Выходе декодера. Спадак/щим фоонтом узкого импульса запускается одновибратор 49 и эапоещает поохождение в дальнейшем в течение времени Ть/4 на выход декодера ложных импульсов, енерация которых может быть обусловлена скачкообразным чменьшением числа Яь или Бс в интервале,близком к моменту генерации истинного импульсного сигнала,Таким образом, г ри достижении числом Яь или Яс, подаваемым на адресные входы всехдекодеров 1315,значения, совпадающего с адресом, по которому в ПЗУ 47 данного декодера записана логическая единица, на выходе декодера появляется узкий импульс, поступающий на тактовый вход соответствующего распределителя импульсов по рабочим ключам одноименного инверторного столба. Распределитель выполнен на базе О-триггера, включенного в режим делителя частоты на два. Триггеры 16.18 переключаются по фронту каждого 3035 импульса, поступающего на их входы, а пары выходных управляющих сигналов образуются на прямом и инверсном выходах О-триггера, Зтим обеспечивается работа ключей каждого одноименного столба в противофазе диаграммы Л 1 и Ч 2 ь 1 = 1,2, фиг, 1,2 в).8 соответствии со схемой фиг. 2 б на последовательно включенных вторичных обмотках суммирующего трансформатора верторнцми модулями, сдвинутыми на 60 эл.град, суммируясь, смыкаются. При увеличении угла горения (фЗО) форма напряжения становится двухступенчатой, Изменения знака сигнала управления Йу приводят к тому, что группц опережающих и эапаздывающих ключей меняются местами и фаза формируемого выходного напряжения инвертора меняется на противоположную фиг. 1 а, б),Следует Отметить, что графические материалы па фиг.5, б, 7 и 10 и пояснения к ним приведены в качестве примера реализации соответствующих узлов на фиг.4, поэтому признаки, элементц и связи, отражающие функциональное содержание узлов 1, б,Оо разуется напряжение, форма которОГО изобоажена на фиг.1, Диаграммы на интервале угла К л;(К+2 г ) соответствуют углу горения Р =- 60 эл.град, поэтому прямоугольники напряжения, формируемые ин 13.15, не входят в отличительную часть формулы,Технико-экономические преимущества предлагаемого способа по сравнению с прототипом заключаются в следующем, В устройстве-прототипе, реализующем способ, для расширения диапазона регулирования до 360 эл,град в соответствии со способом необходимо формировать треугольный опорный сигнал на соответствующем интервале 0 - 360 эл,град, причем, поскольку основной операцией способа является сравнение непрерывно изменяющихся кодов (Му и Ип), то для случая и-ячейкового инвертора необходимо иметь либо и источников опорного сигнала (ИОС). либо п многовходовцх цифровых схем сравнения ЦСС), Устройство управления в этом случае будет обладать существенной избыточностью иэ-за многоканальности ИОС или ЦСС и вследствие этого невысокой надежностью, Кроме того, для того, чтобы реализовать произвольный сдвиг между векторами напряжений, формируемыми отдельными инверторными ячейками, необходимо изменить схему кольцевоо распределителя импульсов, При предлагаемом способе операция сравнения производится с фиксированными числами декодирование), причем изменить сдвиги между векторами напряжений ячеек можно путем выбора со- ответствующих фиксированных чисел адресных) секторов, т,е, изменить содержимое ПЗУ соответствующего декодера (фиг,9).Предлагаемый способ обеспечивадт высокую степень симметрии управляющих импульсов инвертора в установившихся и переходных режимах (в том числе и в составе системы электропитания из нескольких совместно работающих преобразователей) и возможность реверса фазы по сигналу задания от ведущего источника,Использование циФровых методов обработки информации при реализации способа гарантирует высокую помехоустойчивость канала передачи и стабильность формируемых сигналов,Формула изобретения Способ цифрового управления многофазным инвертором, согласно которому в интервале 180 эл, град формируют опорный линейно изменяющийся сигнал, непрерывно сравнивают его с сигналом управления и в моменты равенства указанных сигналов формируют импульсные сигналы для зажигания соответствующих рабочих ключей инвертора, о т л и ч а ю щ и й с я тем. что, с целью расширения диапазона регулирования и функциональных воэможностей управляемого инвертора за счет обеспечениярежима регулирования фазы колебаний выходного напряжения инвертора относительно внешнего управляющего синхросигнала, опорный линейно нарастающий сигнал формируют втечение времени, равного периоду 5 выходного напряжения инверторэ, непрерывно производят вычитание сигнала управления из опорного линейно нарастающего сигнала и по величине полученной разности определяют моменты за жигания соответствующих опережающих (запаздывающих) рабочих ключей многофазного инвертора при положительных значениях управляющего сигнала(отрицательных значениях управляющего сигнала, т.е, при реверсе выходного напряжения), непрерывно суммируют опорный и управляющий сигналы и по величине полученной суммы определяют моменты зажигания запаздывающих (опережающих) рабочих ключей многофазного инвертора при положительных (отрицательных) значениях управляющего сигнала, причем фазу опорного линейно изменяющегося сигнала определяют пропорционально начальному сдвигу фаз между внешним управляющим синхросигналом и выходным напряжением инвертора,