Универсальный триггер

-щОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Ссввтскик Сациалистичесник Республикм заявкиКомитет по деламобретений и открыт иоритетубликовано 5.Х 11.1972. Бюл ДК 621.325(088.8) теньза 197 5.11.1972при Совете Министре СССРа опублико вания опис ия Автор зобретения.В,Шев пля Заявител УНИВЕРСАЛ ЬН й ТРИГГ м уст- ельной ема пе агае 30 Зависимое от авт. свидетел Изобретение относится к логическиройствам, применяемым в вычислиттехнике и автоматике,Известны универсальные триггеры, содержащие входной и выходной вентили И-НЕ 5по схеме многоэмиттерной транзисторнотранзисторной логики,Предл агаемый триггер отличается от известных тем, что в него введен пороговый логический элемент, содержащий дискриминатор и диодно-резистивный линейный сумматор, в котором вывод каждого весового резистора через диод подключен к выводу суммирующего резистора и ко входу дискриминатора, соединенного своим выходом со входом 15выходного вентиля И-НЕ и через диод - свыводом первого весового резистора и выходом входного вентиля И-НЕ, у которогодва эмиттера мцогоэмиттерного транзистораподключены через диоды к выводу второго 20весового резистора и соответственно к первой информационной шине и шине синхронизации, при этом вторая информационная шина соединена через диод с выводом третьеговесового резистора. 25Эти отличия позволяют повысить надеждействце устройстность и увеличить быстрова.На чертеже изображенамого универсального тригг Универсальный триггер содержит входной вентиль И-НЕ 1, выходной вентиль И-НЕ 2, пороговый логический элемент 3, состоящий цз дискриминатора 4 и дцодно-резистивного линейного сумматора 5,Диодно-резистцвный линейный сумматор 5 содержит три группы диодов 6 ц 7;8,9 и 10; 11 и 12 с объединенными анодами. Точка соединения анодов диодов 6 и 7 соединена через весовой резистор 13 с положительным источником питания 14. Точки объединения анодов диодов 8; 9 ц 10; 11 ц 12 соединены через соответствующие весовые резисторы 15 ц 16 с положительным источником питания 17. Катоды диодов 7; 10 и 12 объединены и через суммирующий резистор 18 соединены с земляной шиной.Дискриминатор 4 выполнен на двух последовательно включенных транзисторах 19; 20 с общим эмиттером, База первого транзистора 19 подключена ко входу 21 дискриминатора, Коллектор транзистора 20 соединен с выходом 22 дискриминатора, катодом диода б, входом 23 выходного вентиля И-НЕ 2.Входной вентиль И-НЕ 1 выполнен по схеме многоэмиттерной транзисторно-транзисторной логики. Первый эмцттер многоэмиттерного транзистора 24 соединен с катодом диода 8 и информационной шиной 25 (вход Р), второй эмиттер этого транзистора соеди40 45 50 55 60 3нен с катодом диода 9 и шиной 26 синхронизации (вход СС) . Коллектор тр анзи стор а 27 - выход входного вентиля И-НЕ - соединен с анодами диодов б и 7,Катод диода 11 подключен к информационной шине 28 (вход 0), Выход 22 дискриминатора - прямой выход триггера Я), а выход 29 выходного вентиля И-НЕ - инверсный выход триггера Я).Диодно-резистивный линейный сумматор 5 предназначен для управляемого суммирования токов, протекающих через весовые резисторы 18; 15 н 16 в суммирующий резистор 18, Токи от положительного источника питания 17 текут через весовые резисторы 15 и 16 во внешние источники входных сигналов Р, СС и О, если соответствующие сигналы являются логическими нулями, или складываются на суммирующем резисторе 18, если эти сигналы являются логическими единицами. Для того, чтобы ток через весовой резистор 18 тек в суммирующий резистор 18, необходимо, чтобы транзистор 28 и диод 6 были закрыты, Сопротивления весовых резисторов 16; 15 и 18 обратно пропорциональны их весам К У 1 ч соответственно, причем У = У = - 1, 117 з ) 2.Потенциал на входе 21 сумматора, соответствующий взвешенной сумме Х входных сигналов (т. е. сумме весов тех весовых резисторов, через которые текут токи на вход 21), анализируется дискриминатором на транзисторах 19 и 20. Величины весовых и суммирующего резисторов выбираются таким образом, чтобы дискриминатор срабатывал (на выходе 22 появлялся высокий положительный потенциал) при условии, что взвешенная сумма Х больше или равна порогу Т, равному 2, В этом случае потенциал в точке 21 оказывается достаточным для включения транзистора 19 и, следовательно, для выключения транзистора 20. В противном случае (Х (Т) потенциал на входе 21 оказывается ниже порога срабатывания дискриминатора, т. е. на выходе 22 появляется низкий положительный потенциал. Входной вентиль И-НЕ на транзисторах 24 и 27 служит для управления током, текущим через весовой резистор И Если сигналы на входах Р и СС являются логическими единицами, вентиль срабатывает и ток через резистор 8 не используется в процессе суммирования, описанном выше. Выходной вентиль И-НЕ служит для получения инверсного значения Я выходного сигнала Я.При отсутствии сигнала на шине 26 (на входе СС - логический нуль) триггер находится в устойчивом состоянии, не зависящем от значений сигналов Г и .О. Действительно, при Я=0 взвешенная сумма не может превысить величины У (при В=1), и поскольку Р, ( Т, на выходе Я поддерживается низкий 5 10 15 го г 5 30 35 уровень напряжения. Аналогично при Я=1 Я=Уз: Т, т. е, на выходе Я поддерживается высокий уровень напряжения,Будем далее считать, что СС=1,Для установки триггера в нулевое состояние Я=0) подается следующая комбинация ин. формационных сигналов: Г=1; О=0. При этом Х=1 Г( Т, т. е. на выходе 22 триггера появляется низкий потенциал.Для установки триггера в единичн е состояние Я = 1):вдается следующая комбинация информационных сигналов: Р=1; П=1 При этом У - Р, + Г = Т, т, е, на выходе 22 триггера появляется высокий потенциал.При подаче на входы триггера одной из следующих комбинаций информационных сигналов: Р=0; 0=0 или Г=0; В = = 1 - состояние триггера не изменяется. Действительно, действие сигнала Р на триггер эквивалентно действию сигнала СС, так как эти сигналы подаются на два эмиттера одного и того же транзистора 24 и на два диода 8 и 9 с обьединенными анодами. Выше было показано, что при СС=0 триггер находится в устойчивом состоянии. Таким образом, комбинации Г=0; О=0 и Р=0 В=1 не вызывают изменения состояния триггера,Предлагаемая схема может быть реализована в монолитном интегральном исполнении. Благодаря низкому значению порога (Т = 2) схема малокритична к нестабильности источников питания и к относительному разбросу сопротивлений резисторов, входящих в линейный сумматор. Предмет изобретения Универсальный триггер, содержащий входной и выходной вентили И-НЕ по схеме многоэмиттерной транзисторно-транзисторной логики, отличающийся тем, что, с целью повышения надежности и увеличения быстродействия, в него введен пороговый логический элемент, содержащий дискриминатор и диод- но-резистивный линейный сумматор, в котором вывод каждого весового резистора через диод подключен к выводу суммирующего резистора и ко входу дискриминатора, соединенного своим выходом со входом выходного вентиля И-НЕ и через диод - с выводом первого весового резистора и выходом входного вентиля И-НЕ, у которого два эмиттера многоэмиттерного транзистора подключены через диоды к выводу второго весового резистора и соответственно к первой информационной шине и шине синхронизации, при этом вторая информационная шина соединена через диод с выводом третьего весового резистора.Составитель А. федороваТекред Л. Богданова Корректоры: Н, Прокуратови Е Зимин дактор Г, Котельский аказ 176/1 НИИПИ К Типография, пр. Сапунова Изд.1049 Тирахк 404 Подписноемитета по делам изобретений и сткрытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5