Преобразователь двоичного кода в двоично-десятичный

О ПИ"СА НМ Е ИЗОБРЕТЕНИЯ Сова Советскиа Социалистичесиил Республиа,11,1971 ( 1620525/18-24ением заявки06 5/02031 с 13/24 явлено присо оритет Комитет по делам братаний и открыт Опубликовано 23,Х.1972. Бюллетень3 81,325.53 (088.8) при Совете Министров СССР, Александров и Т, М. Л вител РЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КО В ДВОИЧНО-ДЕСЯТИЧНЫЙтся к области вычислдназначено для пре ватель двоичногосодержащий сд овательный сумм а разряда и схем бразования и-разр кода вигоатор,ул- дноТ=- количество двоична-десятичныхрад;- длительность одного такта. троиства основапри преобразоедложенное устройство отличается тем, выход каждого (и+1 - 3 к) -го разряда 1) -разрядного сдвигового регистра (где 1,2,3) через соответствующий эле- И соединен со входом первой собира ной схемы, выход, которой соединен с первходом одноразрядного последовательноумматора, выход каждого (и - 2 - 3 к) -го яда (и - 2)-разрядного сдвигового реги- через соответствующий элемент И сое н со входом второй собирательной схевыход которой соединен со вторым вхоодноразрядного последовательного сумра. Входы элементов И соединены с дами соответствующих разрядов распре что(и+к=0менттельвы,м разр стра дине мы, дом мата выхо Предложение относи тельной техники и пре разования кодов. Известен преобразо в двоично-десятичный вый регистр, послед схему задержки на дв равлекия, Время прео го двоичного кода равиделителя, что позволяет уменьшить время преобразования кодов.На чертеже изображена схема устройства, Устройство содержит (и+1) -разрядный сдвиговый регистр 1, (и - 2)-разрядный сдвиговый регистр 2, вентили записи , одноразрядный последовательный сумматор 4, элементы И 5 - 8, собирательную схему 9, элементы И 10 - 13, собирательную схему 14, элементы ИЛИ 15 и 1 б, выходные вентили 17, распределитель 18 с выходами 19 - 2 д и со входом 24 команды преобразование. Работа предложенногоа на алгоритме, в котоании двоичного числа=а/а 2" +аа т 2 - + +а, 2+а, 2 в десятичное число производится последовательное умножение числа А и его остатков (после выделения целой части числа) на осиование 10 в двоичной системе счисления, т, е. на 1010. Образующиеся при этом целые части будут тетрадами двоично-десятичного код,а.Устройство работает следующим образом, В исходном состоянии преобразуемое и- разрядное двоичное число записано в регистре 1 в разрядах со второго по (и+1)-й,3По сигналу со входа 24 (команда преобразование) запускается распределитель 18, который начинает вырабатывать импульсы управления.,По первому импульсу управления с выхода 19 число из регистра 1 через вентили записи 3 переписывается в регистр 2 сдвинутый на два разряда вправо (в сторону младших разрядов). Серия из (п+1) импульсов сдвигает числа в регистрах 1 и 2 через элементы И 5 и 10, собирательные схемы 9 и 14 на входы сумматора 4, Сумма записывается в регистр 1 в разряды с первого,по (и+1)-й. Первая тетрада, т. е. первый разряд выходного двоична-десятичного кода, считывается через выходные вентили 17 после чего происходит установка в,нуль триггеров этой тетрады,По второму имаульсу управления с выхода 20 оставшаяся часть числа (без четырех старших разрядов) переписывается в регистр 2 через вентили записи 3. Серия из (а+1) - 3= =и - 2 импульсов сдвигает числа,из регистров 1 и 2 через те же элементы И б и 10, собирательные схемы 9 и 14 на входы сумматора 4, а результат записывается в регистр 1 в разряды с первого по (п - 2)-й.Первая тетрада вновь полученной суммы считывается через вентили 17, а серия из (а - 5) импульсов сдвигает содержимое регистра 1 (без четырех старштих разрядов) и, регистра 2 через элементы И 7 и 12, а результат суммирования запишется в регистр 1 в разряды с первого по (а - 5)-й.В последующие такты будет вырабатываться (а - 8), (п - 1) (а+1 - 3 к) импульсов (к=О, 1, 2, 3), т. е. в каждом последующем такте на трои импульса сдвига меньше, чем в предыдущем такте.В последнем такте будет вырабатываться четыре импульса сдвига, если число разрядов преобразуемого кода четное, или пять импульсов сдвига, если число разрядов преобразуемого кода нечетное. 356642Время преобразования а-разрядного двоичного кодаТ = Л 8 - (У - 1) 31 =- И (и - 3) + 3. 5Предмет изобретенияПреобразователь двоичного иода в двоич но-десятичный, содержащий (п+1) -разрядный сдвиговый регистр при преобразовании п-разрядного кода, выход каждого г-го разряда этого регистра (кроме двух младших разрядов) соединен через соответствующий 15 вентиль записи со входом (г - 2)-,го разряда(а - 2)-разрядного сдвигового регистра, а выходы старших четырех разрядов (п+1)-разрядного сдвигового регистра соединены с выходчыми вентилями, другие входы которых 20 соединены с выходом первого элементаИЛИ, входы которого соединены с выхо.дами распределителя, соединенными также со входами второго элемента ИЛИ, выход которого соединен со,вторыми входами вен 25 тилей записи, а,вход (и+1)-разрядного сдвигового регистра соединен с выходом одноразрядного последовательного сумматора, отличающийся тем, что, с целью уменьшения времени преобразования, выход каждого30 (и+1 - 3 к) -го разряда (п+1) -разрядногосдвигового регистра (где к=О, 12, 3) через соответствующий элемент И соединен со входом первой собирательной схемы, выход которой соединен с первым входом од 35 поразрядного последовательного сумматора,,выход каждого (п - 2 - 3 к) -го разряда (и - 2)-разрядного сдвигового регистра через соответствующий элемент И соединен со входом второй собирательной схемы, выход40 которой соединен со вторым входом одноразрядного последовательного сумматора, входы элементов И соединены с,выходами соответствующих разрядов распределителя,Редактор Е. Семанова Типография, пр. Сапунова, 2 Заказ 3963/17 Изд.1575 Тираж 406 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5