Устройство для выделения синхронизирующих и информационных сигналов

О П Й- А Н- И Е ИЗОБРЕТЕНИЯ 2 3280 Йово Советских Социалистических РеспубликК АВТОРСКОМУ СВЙДЕТЕЛЬСТВУ Зависимое от авт, свидетельства-Заявлено 23.11.1968 ( 1220972/26-9) Кл, 21 а 1, 13/04 с присоединением заявкПриоритетОпубликовано 06.Х.1970Дата опубликования оп 04/ 7/04.394.662.2 088,8 Комитет со делам аобретений и открыти орн Совете Министров СССРБюллетеньсания 23.Х 11.19 Автор изобретения Кислю явитель ЛЕНИЯ СИНХРОНИЗИРУЮЩИХИОННЫХ СИГНАЛОВ ТРОЙСТВО ДЛЯ И ИНФОвышения ния сиг" сиользотной нилом ука- ованного содерр такузел,ных устнсу свяна поме- хронизаС целью повышения помехоустоичивости выделения сигнала синхронизации, в предлагаемом устройстве автоматически устанавливается величина порогового напряжения в определенный момент времени по величине сигнала в предыдущий момент времени, чем обеспечивается достоверное выделение синхроимпульса на фоне помех, не превышающих уровень полезного сигнала.Для устранения появляющегося п влияния ложных синхроимпульсов н истинного синхроимпульса введена з выходного сигнала с блока анализа.Это позволяет получить выигрыш по мощности сигнала и уменьшить в два раза влияние 0х ри этом а прием адержка Изобретение касается вопросов попомехоустойчивости и точности выделеналов синхронизации и может быть ивано в радиолиниях передачи дискреформации, реализующих прием в цеванных сигналов с помощью согласфильтра.Известны устройства синхронизациижащие анализирующий блок, генератовых импульсов, распределительньсхемы совпадения и запрета. В известройствах меняющаяся от сеанса к сеази мощность сигнала сильно влияетхоустойчивость приема сигнала сииции. а помехоустоичнвость боковых выбросов келяционной функции. чертеже показано предложенное устрой ство.Устройство содержит согласованный фильтр 1 с преобразователем 2 аналогового сигнала в цифровую форму, генератор 8 управляющих импульсов с формирователем 4 импульсов квантования, формирователь 5 стробнрующих импульсов, блок б регистрации информационных импульсов, блок 7 накопления информационных импульсов, селектор 8 временных интервалов, блок анализа 9 (блок помехоустойчивости выделения синхроимпульса).В блок анализа 9 входят управляющие триггеры 10 и 11, схемы совпадения 12 и И, регистр памяти 14, ключи 15 и 1 б и схема объединения 17.Устройство имеет ввод 18 для сигнала сннронизации и ввод 19 для информационного сигнала. Ввод 18 подключен к фильтру 1, на выходе которого образуется корреляционная функция сигнала синхронизации.Выход блока подключен к преобразователю 2, в котором величина входного сигнала в текущий момент квантования преобразуется в двоичное число Мт, Моменты квантования задаются последовательностью импульсов, подаваемой на преобразователь 2 с выхода формирователя 4 импульсов квантования с периодомповторения т .Величина т, определяется условием -. - тд,где т в длительнос элементарного символаинформационного сигнала;1 в допустим ошибка синхронизации вдолях от т,Кроме того, с целью упрощения аппаратуры М= - " - целое число. Для обеспечения ошибки квантования по амплитуде порядка 3% и динамического диапазона по величине принимаемого сигнала порядка 30 раз двоичное число на выходе преобразователя 2 состоит из 10 элементарных двоичных посылок, каждая длиНеобходимая для формирования указанных двоичных чисел опорная импульсная последовательность с периодом тподается на преобразователь 2 с выхода генератора 3 управляющих импульсов. Сигнал с генератора 3 поступает также на формирователь 4, представляющий собой счетчик на 10. В блоке анализа 9 двоичное число У, с выхода преобразователя 2 сравнивается с числом Унаходящимся в регистре 14. Если У, -(У, то число хранящееся в памяти, не меняется, а на выходе блока 9 сигнал отсутствует. Если У, ) У, то в память регистра 14 вместо Узаписывается число У и на выходе блока 9 появляется импульс, который проходит на формирователь 5 стробирующих импульсов и селекторов 8 временных интервалов для установки их в нулевое состояние.Формирователь 5 и селектор 8 последовательно подключены к выходу формирователя и представляют собой двоичные счетчики на М и У раз соответственно, где У - число символов в информационном сигнале. Пусть в некоторый момент 1 двоичное число У, на выходе преобразователя 2 превысило число, хранящееся в памяти блока анализа. Тогда на выходе блока 9 появляется импульс, который сбрасывает на нуль формирователь 5 и селектор 8. Пусть после момента 1, в течение времени Т величина У,(У = Уп,. Тогда в этот итнервал времени импульс на выходе блока 9 не появляется, а потому в момент 1,+Т на выходе селектора 8 возникает сигнал, который подается на оконечную аппаратуру 20 в качестве синхронизирующей метки и стирает число У, хранящееся в памяти блока анализа. Одновременно на блок б регистрации информационных символов поступают сигнал с ввода 19 устройства и стробирующие импульсы с формирователя 5, При приеме символа 1 на выходе блока б появляется импульс, а при приеме символа 0 импульс отсутствует. Сиг. налы с блока б поступают на блок 7, на который одновременно подаются стробирующие импульсы для управления его работой, Ем 5 ьо 15 го г 5 зо 35 40 45 50 55 60 65 кость блока накопления не менее числа У, а сигналы с его выхода поступают на оконечную аппаратуру для дальнейшей обработки.Память блока анализа представляет соб а регистр 14 на 10 разрядов, Сравнение выполняется последовательно, начиная с высшего разряда. Преобразователь 2 (и регистр 14) имеет выход 21 (22) прямого 23 (24) обратного кода. Для продвижения информации в регистре 14 на него подаются управляющие импульсы с генератора 3. Выход 21 (22) подан на вход ключа 15 (1 б), а выход 23 (24) - на схему совпадения 12 (И). Ключи 15, 1 б и схемы совпадения 12, 13 представляют собой схемы совпадения на два входа (схема И). Выход узла 12 (13) подключен ко входу триггера управления 10 (11) так, что появление на нем 1 устанавливает триггер в состояние, при котором на его выходе, поданном на ключ 15 (1 б), появляется 0. Выходы ключей 15 и 1 б через схему объединения 17 (схему ИЛИ) подсоединены ко входу регистра 14. Перед началом сравнения импульс с формирователя 5 устанавливает триггеры 10 и 11 в исходное состояние, когда на их выходах появляется 1.Блок анализа работает в трех режимах, 1, Сравниваемые символы (а такие все предыдущие, соответствующие более высоким разрядам) чисел У, и Уодинаковы. При этом на схему совпадения 12 (И) поступает 0 с преобразователя (регистра памяти) или с выхода ключа 1 б (15), поэтому триггеры 10 (11) остаются в исходном состоянии и на вход регистра 14 записывается символ, снимаемый с его выхода.Блок 9 находится в первом режиме перед началом сравнения чисел и может перейти из него во второй или третий режим.2. Число У)У,. Тогда имеется один такой 1-й разряд, на котором в числе Унаходится символ 1, а в числе У - символ 0, а все более высокие 1 1 - 1 разряды этих чисел одинаковы (в частности, может быть, что 1=1). Тогда при сравнении 1-х разрядов на выходе 21 (22) появится О (1), следовательно, на выходе ключа 15, а значит и схемы 13 - 0, Поэтому триггер 11 не изменяют своего состояния, и на выходе ключа 1 б, а значит и схемы 17 появляется 1. Но на обоих входах схемы 12 возникнет 1, а сигнал с его выхода переводит триггер 1 О в новое состояние, и на ключ 15 поступает уровень О. В дальнейшем при обработке рассматриваемого числа первый ключ остается разомкнутым, на схему 13 с ключа 15 поступает уровень О, и триггер 11 остается в исходном состоянии, а в регистре памяти оказывается переписанным число У,3, Число У)У,. Тогда имеется один такой 1-й разряд, на котором в числе У находится символ 1, а в числе Л - символ 0, а все более высокие 1, , 1 - 1 разряды эчих чисел одинаковы. Тогда при сравнении 1-х разрядов на выходе 21 (22) появится 1 (О),аказ 3608/3 Тираж 4801-1 ИИПИ Комитета по делам изобретений и открытий при СоветеМосква, Ж, Раушская наб., д. 4/5 Подписноеинистров СССР шография, пр. Сапунова, 2 и, следовательно, на выходе ключа 1 о, а значит и схемы 12 - уровень О. Поэтому триггер 10 не изменит своего состояния, и на выходе ключа 15, а значит и схемы 17 появится . 1-1 о на обоих входах схемы И возникает уровень , сигнал с его выхода приводит триггер 11 в новое состояние, и на ключ 16 поступает уровень О. В дальнейшем при обработкс рассматриваемого числа ключ 16 остается разомкнутым, на схему 12 с ключа 16 поступает уровень О, триггер 10 остается в исходном состоянии, и в регистре памяти оказывается записанным число У,. В момент изменения состояния триггера 11 импульс с его выхода является сигналом, подаваемым с блока 9 на формирователь б и селектор 8,Для того чтобы величина предыдущего сигнала синхронизации не влияла на прием последующего, импульс с выхода селектора 8 подается на регистр памяти для стирания име 1 ощейся в нем информации,Устройство для выделения синхронизирующих и информационных сигналов, содержащее согласованный фильтр с преобразователем,генератор управляющих импульсов с формирователем импульсов квантования, формирователь стробирующих импульсов, блоки регистрацпп и накопления информационных симво лов, блок анализа, отличающееся тем, что, сцелью повышения помехоустойчивости выделения синхроимпульса при одновременном расширении динамического диапазона принимаемого сигнала путем анализа сшнала с согла сованного фильтра за определенный промежуток времени, в блоке анализа между его входом и выходом регистра памяти дополнительно включен уз л смены величины порогового числа, хранящегося в регистре памяти, подклю ченный своим выходом ко входу записи регистра памяти, а выход блока анализа подсоеди-, нен через дополнительно введенный счетчик селектора временных интервалов к выходу синхросигналов устройства и ко входу сброса 25 регистра памяти.