Устройство для преобразования двоичного кода в циклический с постоянным числом п единиц из р

ессоюзню ЮАТЕИ м-ТгХ 11 ИЧ".СКНО П Е 404 О Союз Советских Социалистических РеспубликЗависимое от авт. свидетельствааявлепо 13.Ч 11.1971 ( 1681084/18-2 М, Кл, 6 061 5/02 исоединением заявкиосударственный комитетСовета Министров СССРпо делам изобретенийи открытий оритет Ъ ДК 681 325 53(088 8 Опубликовано 26,Х,1973. Бюллетень43Дата опубликования описания 21.111.1974 второбретения А. Папков Заявител УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДАЦИКЛИЧЕСКИЙ С ПОСТОЯННЫМ ЧИСЛОМ гг ЕДИНИЦ ИЗ р ема прсдлагае тавлена с На чертеже предсмого устройства.На схему 1 равнозначности палы с входного регистра 2 и регистра 3, имеющих одинако К разрядов. Схема 1 равноз пода 1 отся сигсо служебного вое количество ачносги управ Изобретение относится к вычислительнойтехнике и предназначено для преобразованиякодов,Известны преобразователи двоичного кодав циклический с постоянным числом и единициз р, в которых при р(7 используются сложные логические схемы, а при р)7 - диодныематрицы большой размерности; кроме того,количество единиц и в кодовой группе в таких устройствах не может быть изменено, что 10ограничивает их функциональные возможности.Предлагаемое устройство, с целью егоупрощения, содержит преобразователь код -аналог и логическую пороговую схему, вы Бход которой соединен со входом служебногорегистра, вход преобразователя код - аналог соединен с выходом счетного р-разрядного регистра, а выход - со входом логической пороговой схемы, выход генератора тактовых импульсов соединен со входом счетного р-разрядного регистра, выход которого соединен со входом блока промежуточной памяти,ляет генератором 4 тактовых импульсов, который заполняет счетный р-разрядный регистр 1. К выходу счетного р-разрядного регистра 5 подключен преобразователь код - аналог 6, напряжение (или ток) на выходе которого пропорционально количеству единиц в кодовой комбинации р-разрядного регистра 5. Выход преобразователя код - аналог подключен к логической пороговой схеме 7, которая генерирует импульс только в том случае, если на ее входе присутствует потенциал, соответствующий г единицам в р-разрядном регистре 5. Импульсы с логической пороговой схемы 7 подаются на вход служебного регистра 3 до тех пор, пока его код не сравняется с кодом регистра 2. В момент равенства этих кодов схема 1 равнозначности останавливает генератор 4, и р-разрядный регистр больше не заполняется. Через время, определяемое синхронизатором 8, перепишется код из регистра 5 в блок 9 промежуточной памяти, все узлы установятся в исходное состояние, запишется новый код в регистр 2, и цикл начнется снова. На входной регистр 2 коды, подлежащие преобразованию, поступают с периодом Т. С этим же периодом синхронизатор генерирует импульсы синхронизации, которые разрешают запись кода во входной регистр 2 по шине 10и устанавливает в состояние О всс остальные регистры.По окончании импульса синхронизации запускается генератор 4 тактовых импульсов по шинам 11, 12. Этот генератор по шине 13 начинает заполнение р-разрядного регистра 5. С каждого разряда регистра 5 па преобразователь код - аналог 6 подается сигнал О или 1. Веса всех разрядов равны, и поэтому при увеличении количества единиц в р-разрядном регистре 5 потенциал (или ток) на выходе преобразователя код - аналог будет расти пропорционально этому количеству единиц. В результате ца выходе преобразователя код - аналог 6 появится ступенчатое напряжение, которое подается ца вход логической пороговой схемы 7.Логическая пороговая схема 7 состоит из двух схем сравнения, выходы которых подключены к схеме запрета. При появлении потенциала (или тока), пропорционального г единицам, срабатывает только одна схема сравнения, импульс проходит через схему запрета и по шипе 14 поступает на вход служебного регистра 3. При появлении на входе логической пороговой схемы 7 потенциала, соответствующего гг+1 единицам и более, срабатывают обе схемы сравнения, и импульс ца схеме запрета це возникает, Таким образом, по мере счета количество комбинаций, содержащих и единиц в р-разрядном регистре, будет увеличиваться и соответствеппо им будет увеличиваться количество импульсов, выдаваемых логической пороговой схемой 7, Это будет продолжаьсч до тех пор, пока код служебного регистра 3 пе сравняется с кодом входного регисчра 2. В случае пх равенства схемаравпозпачносз и по шипе 15 выдаст импульс, который останавливает гепсратор Ф тактовых импульсов; в р-разрядном регистре 5 будет находиться комбинация из и единиц, одпозцачцо соответствующая коду ца входном регистре 2, Эта комбинация из и единиц будет присутствовать в регистре 5 до тех пор, пока не придет импульс синхронизации от синхронизатора, который по шинам 11, 16 сотрет кодовую комбинацию в регистре 5 и перепишет ее в блок 9 промежуточной памяти. Одцовремеццо импульс синхронизации по шинам 11 и 17 поступает на служебный регистр 3 и устацавливает его в состояние О, по шине 10 поступает ца входной регистр 2, где стирает уже преобразованпый двоичный код и записывает новый, подлежащий преобразованию. По окончании сипхроимпульса запускается генератор 4 тактовых импульсов, и цикл повторяется, К моменту появления следующего импульса синхронизации в 5 р-разрядном регистре 5 уже будет находиться кодовая комбинация, соответствующая двоичному коду па входном регистре 2, и синхроимпульс по шипам 11, 18 сотрет из блока 9 промежуточной памяти прежшою кодо вую комбинацию и запишет новую.Таким образом, в блоке 9 промежуточнойпамяти кодовая комбинация из п единиц хранится время Т, равное периоду следования импульсов синхронизации, но сдвинутое отцо сительно момента записи соответствующегоей кода также на период Т.Общее количество возможцых кодовых комбипаций равно числу сочетаний из р по ии(т, е. С), тогда количество разрядов входного и служебного регистров К должно удовлетворять условию; 2"(Ср или К(1 одСр.Период следования импульсов генератора тактовой частоты Т должен удовлетворять условию Т 2 р(Т; Т(2 рИзменяя порог срабатывания логическойпороговой схемы 7, можно изменять количество гг единиц в кодовой группе, что расширяет функциональные возможности устройства,Предмет изобретенияУстройство для преобразования двоичногокода в циклический с постоянным числом п 35 единиц из р, содержащее входпой и служебный регистры, выходы которых соединены со входамп схемы равнозначности, а выход схемы равнозначности соединен со входом генератора такговых импульсов, синхронизатор, 40 выходы которого сосдинены со входами служебного и входного регистров, генератора так.товых импульсов, блока промежуточной памяти и счетного р-разрядного регистра, отличаюигееся тем, что, с целью упрощения, уст ройство содержит преобразователь код -аналог и логическую пороговую схему, выход которой соедипеп со входом служебного регистра, вход преобразователя код - аналог соединен с выходом счетпого р-разряд ного регистра, а выход - со входом логической пороговой схемы, выход геператора тактовых импульсов соединен со входом счетного р-разрядного регистра, выход которого соединен со входом блока промежуточной памяти,404078Составитель В. Игнатущенко Редактор А, БатыгинТехред Е, Борисова Корректор Е. Зимина Заказ 610/4 Изд.183 Тираж 647 Подписное ЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий Москва, К, Раушская наб., д. 4/5Типография, пр. Сапунова, 2