Схема на переключении тока

(5 Ц 5 Н 03 К 19/О ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) НИЕ ИЗОБРЕТЕНИЯ ОПИ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Ленинградское объединение электронного приборостроения "Светлана"(72) А,П,Голубев и С.Л.Афиногенов (56) 1, Алексенко А.Г., Шагурин И.И. Микросхемотехника - М.: Радио и связь,.1982, с.115-118.2, МикроСхемы интегральные, Кристалл К 1520 ХМ 2. Исходные данные по проектированию заказных матричных БИС на базовом матричном кристалле И 60.734.106, 1984, с, 43-44, 54.3, Руководящий документ. Микросхемы интегральные матричные на основе базового матричного кристалла С. Правила проектирования Рд бМ 194-88, 1988, с. 97. Изобретение относится к импульснойтехнике, в частности к логическим схемамна переключении тока, и может быть использовано в сверхскоростных интегральныхсхемах для построения комбинационной части логических схем,. Целью изобретения является расширение функциональных возможностей схемы.Изобретение поясняется чертежом, где(фиг,1), содержит семь транзисторов 1-7,резистор 8, .два источника тока 9, 10, дваисточника опорного напряжения 11, 12, двавхода 13, 14 и выход 15, причем.первый ивторой транзисторы 1, 2 выполнены с объединенными эмиттерами, которые подключены к первому источнику тока 9, коллектор(54) СХЕМА НА ПЕРЕКЛЮЧЕНИИ ТОКА (57) Изобретение относится к импульсной технике, в частности к логическим схемам на переключении тока, и ложет быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем. Схема позволяет реализовать функцию Г(х 1, х 2, хз) = х 1 х 2 хз + х 1 х 2, Сущность изобретения: Устройство содержит семь транзисторов, один резистор, два источника тока, два источника опорного напряжения, три входа, один выход, пять дополнительных транзисторов, один дополнительный источник тока. 1 ил., 1 табл. первого транзистора 1 соединен с эмиттерами третьего 3 и четвертого 4 транзисторов, коллектор второго 2 - с эмиттерами пятого 5 и шестого 6 транзисторов, а база - первым источником опорного напряжения 11, базы 4 четвертого 4 и пятого 5 транзисторов объе- Одинены и подключены ко второму источнику Я) опорного напряжения 12, база первого О транзистора 1 соединена с эмиттером сель- а . мого 7 и со вторым источником тока 10, база седьмого транзистора 7 соединена с первь 1 м входом 13 схемы, базы третьего 3 и шестого.6 транзисторов обьединены и сое- ф динены со вторым входом 14 схемы, коллекторы четвертого 4 и шестого 6 транзисторов объединены и подключены к первому концу резистора 8 и к выходу 15 схемы, коллекторы третьего 3 и пятого 5 транзисторов объединены и подключены к коллектору седьмого транзистора 7 и второму концу резистора 8.Согласно изобретению в схему дополнительно введены пять транзисторов 16 - 20,источник тока 21, третий вход схемы 22,причем эмиттеры первого 16 и второго 17дополнительных транзисторов обьединеныи соединены с первым дополнительным источником тока 21, коллектор первого дополнительного транзистора 16 соединен с. Обаединенными эмиттерами третьего 18 ичетвертого 19 дополнительных транзисторов, база первого дополнительного транзистора 16 соединена с эмиттером седьмого 7транзистора, база второго дополнительноготранзистора 17 - с первым источникомопорного напряжения .11, база третьего дополнительного транзистора 18 - с базой пя-того 20 дополнительного транзистора и.стретьим входом схемы 22, а коллектор - сколлектором шестого 6 транзистора, базачетвертого 19 дополнительного транзистора соединена со вторым источником опорного напряжения 12, а коллектор - сколлекторами второго 17 и. пятого 20 дополнительных, и третьего 3 транзисторов, эмиттер пятого дополнительного транзистора 20соединен с эмитте ром третьего 3 транзистора.Предложенная схема функционируетследующим образом,На входы схемы 13, 14, 22 подаютсясигналы, соответствующие уровню логического нуля или единицы, В таблице представлены пути протекания токов йервогоисточника тока 9 ( ) и дбполнительного источника тока 21 (2) при различных комбинациях входных сигналов (всего комбинаций2 = 8), а также значение на выходе схемы (вслучае, когда Один из токов протекает черезрезистор 8, на вь 1 ходе 15 формируется уровень логического нуля, в противном случае- уровень логической единицы),Как следует из таблицы, схема действительно реализует функцию, причем одновременно через резистор 8 протекает неболее одного тока (или 1, или г), т,е. уровень логического нуля остается постояннымм.Таким образом, предложенная схема посравнению с известной схемой позволяетреализовать функцию от трех переменнь 1 х,т.е. расширить и функциональное возможности,и при этом задержка остается практически равной задержке схемы,реализующей функцию от двух переменных,Формула изобретения1Схема на переключении тока, содержащая семь транзисторов, резистор, два ис точника тока, два источника опорногонапряжения, два входа и выход, причем первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к первому источнику тока, кол- "0 лектор первого транзистора соединен сэмиттерами третьего и четвертого транзисторов, коллектор второго - с эмиттерами пятого и шестого транзисторов, а база - с первым источником опорного напряжения, 15 базы четвертого и пятого транзисторов подклЮчены к второму источнику опорного напряжения, база первого транзистора соединена с эмиттером седьмого и с вторым источником тока, база седьмого транзисто ра соединена с первым входом схемы, базытретьего и шестого транзисторов соединены с вторым входом схемы, коллекторы четВертого и шестого транзисторов. подключены к первому выводу резистора и 25 к выходу схемы, коллекторы третьего и пя-того транзисторов подключены к коллекто. ру седьмого транзистора и второму выводурезистора, о т л и ч а ю щ а я с я тем, что, с целью расширения функциональных воз можностей, в схему дополнительно введеныпять транзисторов, источник тока, третий вход схемы; причем эмиттеры первого и второго дополнительных транзисторов соединены с дополнительным источником тока, 35 коллектор первого дополнительного трэнзистора соединен эмиттерами третьего и четвертого дополнительных транзисторов, база первого дополнительного транзистора соединена с эмиттером седьмого транзи стора, база йторого дополнительного транзистора - с первым источником опорногонапряжения, база третьего дополнительного транзистора - с базой пятого дополнительного транзистора и с третьим входом 45 схемы, а коллектор - с коллектором шестого .транзистора, база четвертого дополнительното транзистора соединена с вторым источником опорного напряжения, а коллектор - с коллекторами второго и пято. го дополнительных и третьего транзисторов; эмиттер пятого дополнительного транзистора соединен с эмиттером третьего транзистора.1798917 Пути протекания токов источников 11 и 12 Составитель А.ГолубТехред М,Моргентал Корректор А.Козор кто каз 779 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при113035, Москва, Ж, Раушская наб 4/5 оизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101обозначено как Ть а протекание Запись - (Т + Т 1) - означает, чт них он вновь складывается).ока по пути коллектор - эми ока через резистор 8 - как В ток протекает параллельно р транзисторов с номером рез оба транзистора (после