Устройство для декодирования кодов с минимальной избыточностью

,ЯО 7 40 1)5 ИЯ НИЕ ИЗОБРЕТ 0 9 2и В.Н. Подболот8.8)3883847, кл. 340 ельство СССР Р 5/04, 1979 ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОДОВ С МИНИМАЛЬНОЙ ИЗБЫТОЧНОСТЬЮ(57) Изобретение относится к электро 2связи и может использоваться в факсимильных системах, Изобретение декодирует код с минимальной избыточностью (например, код Хаффмена) без хранения в блоке 6 величин разрядности каждого кодового слова, что позволяет упростить устройство, Устройство содержит блок 1 выделения маркера (конца строки), формирователь 2 адреса, распределитель 3 импульсов, элемент ИЛИ 4, группу триггеров 5, блок постоянной памяти и преобразователь 7 кода. 1 ил.1536511 35 Изобретение относится к электросвязи и может быть использовано вфаксимильной технике, в частностив системах группы СЗ, рекомендованных МККТТ.Цель изобретения - упрощение устройства.На чертеже представлена функциональная схема устройства,Устройство содержит блок 1 выделения маркера (конца строки), Формирователь 2 адреса, выполненный нараспределителе 3 импульсов, элемен"те ИЛИ 4 и группе триггеров 5-5+блок 6 постоянной памяти и преобразователь 7 кода.Устройство работает следующим образом.Предварительно в блок 6 записывается значение декодированной величины по адресу, в качестве которого ис.пользуется кодовое слово из таблицкода Хаффмена, в конце которого добавляется единица с последующими нуЪлями . Если разрядность кодового слова меньше максимального значения,то в качестве адреса используетсякодовое слово +1+ нули. Поэтому, если кодовое слово в младшем разрядеЭОимеет нулевой бит, чтобы исключитьего влияние на правильность преобразования информации в блоке 6 входным адресом для последнего должнобыть кодовое слово с добавленной кнему единицей.Последовательность двоичных данных, сопровождаемая тактовой частотой,поступает на формирователь 2адреса и блок 1 выделения маркера. 4 ОБлок 1 может быть выполнен из последовательного регистра, выходы которого соединены с входом дешифратора,последний и формирует из потока двоичных данных импульс, характеризующийналичие кодового слова конца строки.Сформированный импульс с выхода блока 1 производит установку в нулевоесостояние через элемент ИЛИ 4 распределителя 3 и триггеров 5. После чегокодовое слово поразрядно начинаясо старшего разряда записывается втриггеры 5 при помощи распределителя 3, на вход которого поступают тактовые импульсы, при этом каждый -й(ь=1;2 и) выход распределителя3, соединенный с тактовым входом1-го триггера 5, а также начиная съ 2 соединенный с установочным входом (+1)-го триггера 5, производит запись дополнительного бита ввиде единицы по установочному входуТаким образом, в блок 6 по адресу, определяемому кодовым словом сдополнительной единицей, может бытьзаписана длина серии элементов изображения факсимильной строки с двоичным коде. Появление информации навыходе блока 6 является началом работы преобразователя , который может состоять из блока Формированияначала обработки, регистра и блокапреобразования кода в число импульсов, которые поступают на выход.При появлении информации на выходеблока 6, сигнал с блока Формированияначала обработки (это может быть подключенный к выходам блока 6 элементИЛИ со схемой синхронизации) перепи-,сывает информацию с блока 6 в регистрпреобразователя 7, запускает преобразователь 7 и производит сброс формирователя 2 адреса. формирователь 2адреса производит прием следующегокодового слова аналогично приемупредыдущего кодового слова,Таким образом, устройство позволяет декодировать код с минимальнойизбыточностью (например, код Хаффмена) без хранения в блоке 6 величиныразрядности каждого кодового слова,формула и з о б р е т е н и я Устройство дпя декодирования кодов с минимальной избыточностью, содержащее распределитель импульсов, тактовый вход которого является тактовым входом устройства, группу и п+1 триггеров, где и - разрядность кода, и элемент ИЛИ, выходы разрядов распределителя импульсов, кроме первого и (и+1)-го разрядов, соединены с входами установки в "1",соответственно первого - (и)-го триггеров группы, отличающееся тем, что, с целью упрощения устройства, в него введены блок постоянной памяти, преобразователь кода и блок выделения маркера, первый вход которого подключен к тактовому входу устройства второй вход объединен с информационными входами триггеров группы и является информационным входом устройства, выход блока выделения маркера соединен с первым входом элемента ИЛИ, выход которого соединсн с установочными входами расСоставитель М.НикуленковТехред М,Дидык Корректор С.Черни Редактор Л.Пчолинская Заказ 115 ТиРаж 642 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 5 15365 1 пределителя импульсов и триггеров группы, тактовые входы триггеров группы подключены к выходам одноименных разрядов распределителя импульсов, выходы триггеров группы соединены с одноименными входами блока постоян 16ной памяти, выходы которого соединены с одноименными входами преобразователя кода, первый и второй выходы которого соответственно соединены со вторым входом элемента ИЛИ и являются выходом устройства,