Устройство для декодирования циклических кодов

( ц та 54626 Союз Советокнх Соцналнстнческкх Республик(21) 2131127/Озаявки Мв рисоединени 3) Приоритетубликовано 15,0 Государственнын комнтет Совета Министров СССР 53) УДК 621,394.14(088.8) 7, Бюллетень Мв описания 11.05.7 по делам изобретений н открытий(54) УСТ РО Й СТВО ДЛЯ ДЕ КОД И РО ВА Н ИКОДОВ КЛИ Х ования циклических тй счетчик 1, дополент 3 НЕ, элементы лока 7 декодироваИзобретение относится к технике передачи дискретной информации по каналам связи и может быть использовано для приема, проверки и декодирования информации телесигнализации, передаваемой синхронно циклическими кодами при последовательном независимом подключении устройства декодирования к каналу связи,,По основному авт. св, 317066 известно устройство для декодирования циклических кодов, содержащее на входе блок фазирования, выходы которого подключены к распределителю тактов и распределителю импульсов, и элемент И, выход которого подключен к регистру сдвига, а его выходы, в свою очередь, подключены к входам блока декодирования и блока выявления ошибок, причем выходы распределителя тактов через поразрядные схе. мы И и схему ИЛИ подключены к триггерам памяти 11.Наиболее существенным недостатком такого устройства является низкая помехоустойчивость из-за возможности набора ложной кодовой комбинации циклового фазирования из информационных разрядов, что приводит к сдвигу цикловой фазы декодирующего устройства.Цель изобретения - повышение помехоустойчивости устройства. Для достижения поставленнои цели в устройство для декодирования циклических кодов введены реверсивный счетчик, дополнительный триггер, элемент НЕ, первый, второй 5 и третий элементы И, при этом выход блокадекодирования подключен к входу сброс распределителя тактов через первый элемент И, к второму входу которого подключен выход дополнительного триггера, один вход ко торого соединен с входом сброс распределителя тактов, а другой вход - с соответствующим выходом реверсивного счетчика, к входу записи которого подключен выход считывающего триггера через второй элемент И, 15 к двум другим входам которого подключенысоответствующие выходы распределителя тактов и распределителя импульсов, а вход считывания реверсивного счетчика соединен с входом разрешения исполнения команд блока 20 совпадения через третий элемент И, к другому входу которого подключен нулевой выход реверсивного счетчика через элемент НЕ.На чертеже приведена структурная электрическая схема устройства для декодирова ния циклических кодов.Устройство для декодиркодов содержит реверсивньнительный триггер 2, элемИ 4 - 6, при этом выход бния подключен к входу сброс распределителя 8 тактов через первый элемент 4 И, к второму входу последнего подключен выход дополнительного триггера 2, один его вход соединен с входом Сброс распределителя 8 тактов, а другой вход - с соответствующим выходом реверсивного счетчика 1, к входу записи которого подключен выход считывающего триггера 9 через второй элемент И 5, к двум другим входам этого элемента подключены соответствующие выходы распределителя 8 тактов и распределителя 10 импульсов, а вход считывания реверсивного счетчика 1 соединен с входом разрешения исполнения команд блока 11 совпадения через третий элемент И 6, к другому входу которого подключен нулевой выход реверсивного счетчика 1 через элемент НЕ 3. Кроме того, устройство для декодирования циклических кодов содержит блок 12 фазирования, делитель 13, элемент 14 И, регистр 15 сдвига, элементы ИЛИ 16 и 17, блок 18 выявления ошибок, элементы И 19, 20 и 21, элемент ИЛИ 22, триггер 23, схему И 24.Устройство для декодирования циклических кодов работает следующим образом.На вход устройства поступает информация в виде непрерывной последовательности кодовых комбинаций и комбинаций циклового фазирования. Указанные информационные и цикловые комбинации поступают на вход блока 12 фазирования и через схему И 14 - на вход регистра 15 сдвига, После дешифрирования кодовой комбинации циклового фазирования на шину Сброс распределителя 8 с выхода блока 7 через элемент И 4 поступает сигнал начальной установки. Одновременно этот же сигнал поступает на вход триггера 2, который переводдтся в другое состояние и сигналом с своего выхода запрещает повторное фазирование распределителя 8, После проверки блоком 18, схемой ИЛИ 19 и триггером 23 записанной в регистре 15 кодовой комбинации на соответствие закону кодопреобразования, а также преобразования результата проверки элементами И 20 и 21 элементом ИЛИ 22 в соответствии со значениями коэффициентов преобразующего полинома, заданных потенциалами на входах элементов ИЛИ 16 и 17, с выхода триггера 9 через элемент 11 поступает сигнал разрешения исполнения кодовой комбинации, которая затем считывается через схему И 24.Совпадение момента считывания определяется положениями делителя 13 блока 12 и рас 5 1 О 15 20 25 зо 35 40 45 50 55 пределителя 10. При соответствии цикловых фаз декодирующего устройства и поступающей на его вход информации сигнал разрешения исполнения с выхода элемента 11 подается на считывающий вход счетчика 1 через элемент 6 И, на второй вход которого поступает сигнал запрета с выхода элемента НЕ 3, в результате счетчик 1 удерживается в нулевом положении.При неправильной цикловой фазе с выхода триггера 9 через элемент И 5 на записывающий вход счетчика 1 поступают сигналы обнаружения ошибок. При накоплении определенного числа ошибок с выхода счетчика 1 на вход триггера 2 поступает импульс, который переводит его в другое состояние, что, в свою очередь, приводит к тому, что со второго входа элемента И 4 снимается сигнал запрета повторного фазирования. После приема очередной комбинации циклового фазирования с выхода блока 7 через элемент И 4 на вход Сброс распределителя 8 подается сигнал повторной его установки в исходное состояние, а сигнал запрета с выхода триггера 2 подается на вход элемента И 4, запрещая ложное фазирование распределителя 8.Формула изобретенияУстройство для декодирования циклических кодов по авт. св. 317066, отличающееся тем, что, с целью повышения помехоустойчивости, введены реверсивный счетчик, дополнительный триггер, элемент НЕ, первый, второй и третий элементы И, при этом выход блока декодирования подключен к входу Сброс распределителя тактов через первый элемент И, к второму входу которого подключен выход дополнительного триггера, один вход которого соединен с входом Сброс распределителя тактов, а другой. вход - с соответствующим выходом реверсивного счетчика, к входу записи которого подключен выход считывающего триггера через второй элемент И, к двум другим входам которого подключены соответствующие выходы распределителя тактов и распределителя импульсов, а вход считывания реверсивного счетчика соединен с входом разрешения исполнения команд блока совпадения через третий элемент И, к другому входу которого подключен нулевой выход реверсивного счетчика через элемент НЕ,Источник информации, принятый во внимание при экспертизе:1. Авторское свидетельство СССР317066, М. Кл. б 06 Р 11/10, 1969 (прототип).Составитель О. ТихоновТехред А. Камышникова Редактор А, Попова Корректор Л. Котова Типография, пр. Сапунова, 2 Заказ 913/15 Изд, Мз 374 Тираж 815 Подписное ЦНИИПИ Государственного комитета Совста Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5