Устройство декодирования модифицированного кода бчх

ССЛОЭ СОВЕ ГСКИХсОциАлис тическиРЕСПУБЛИК)л Н 03 М 13/ И Т ОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССРГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМг 1531227, кл, Н 03 М 13/02, 1987.Авторское свидетельство ГССРМ 1457166, кл. Н 03 М 13/02, 1987.Патент США йг 4030067,кл. 6 06 Р 11/12, 1977.(54) УСТРОИСТВО ДЕКОДИРОВАНИЯ МДИФИЦИРОВАННОГО КОДА БЧХ(57) Изобретение относится к вычислителной технике, а точнее - к области передаинформации, и может быть использова Изобретение относится к вычислительной технике, а именно к области передачи информации, и может быть использовано для контроля оперативных и постоянных ЗУ.Целью изобретения является повышение быстродействия устройства,На фиг,1 представлена структурная схема предлагаемого устройства; на фиг.2 - временные диаграммы, поясняющие работу устройства; на фиг.3-8 - примеры реализации информационного регис 1 ра, генератора синдрома. дешифратора, мультиплексора, генератора одиночного импульса и генератора двойного импульса соответственно.Устройство содержит информационный регистр 1, генератор 2 синдрома, преобразователи 3 и 4 кода, арифметические умно- жители 5 и б, элемент НЕ 7, сумматор 8 по для контроля оперативных и постоянных ЗУ. Целью изобретения является повышение быстродействия устройства. Устройство содержит генератор синдрома, первый и второй преобразователи кода, первый и второй арифметические умножители, элементы И или ИЛИ, элемент НЕ, сумматор по модулю два, дешифратор. В устройство введен информационный реги:тр, мультиплексор, счетный триггер, генераторы одиночноо и двойного импульсов, второй элемент ИЛИ. Устройство осуществляет обнаружение тройных, исправление одиночных и двоиных ошибок, причем коррекция одиночной ошибки производится по укороченному пути: через цепочку регистр информации нератор синдрома, мультиплексо дешифратор. 2 табл., 8 ил,модулю два, мультиплексор 9, дешифратор 10, элемент И 11 и ИЛИ 12, генератор 13 одиночного импульса, генератор 14 двойного импульса, счетный триггер 15 и второй элемент ИЛИ 16. Входы 17 являются входами, а выходы,1 Л, 19. - выходами Устройства,На фиг,2 показаны сигналы на выходах19-28 в двух режимахработы устройства: при возникновении двойной ошибки и при возникновении одиночной ошибки (точеч.ные линии). Линии со стрелкой показывают, следствием какого сигнала является пояле.ние указанного. Низкие уровни сигналом соответствуют значению логического "0", а высокие - логической "1", Заштрихованное поле соответствует сигналу (коду), ик 1 е о ему неустановившееся состояние.1791961 О1н11 акэз 159 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при Г 113035, Москва, )К, Раушская наб 4/5 производственно-издательский комбинат "Патент", г. Ужгород, ул,Гага Составитель Е, СаркисянРедактор 3. Ходакова Техред М.Моргентал Корректор А. КозорОбнаружение тройных, исправление одиночных и двойных ооибок в устройстве производится на основ следующих мате- мати еских предпосылок путем решения квадратного уравнения;Яз/Я 1 1.= В/Я 1 1. (В/Я 1),п,т где г - разрядный синдром; Я 1 = а(1 хН 1:птг - разрядный сйндром Яз -- ахНз;+ - знак поразрядной суммы по модулю два; В - корень уравнения, представляющий собой г-разрядный код первой а или второйошибки; а 1 - код контролируемой ин (и)формации длины и; значения и и г связаны соотношением и2"; Т - знак транспонирования матрицы, х - знак матричного произведения; Н) и Нз - матрицы размером гхп, Причем в = Я Ф г . элементы (коды столбцов) матрицы Нз являются кубами элементов матрицы Н 1, а Н) и Нз являются подматрицами в матрице Н контроля четности модифицированного кода БЧХ;Нз1где1- единичная строка длины и,При возникновении одиночной ошибкио коде а)Яз/Я 1, а разряд контроля на чет,тность Яр = а; 1 111, Откуда укаэанноеквадратное уравнение имеет единственноерещение в = Я 1. При возникновении двойной ошибки ЯзЯ 1 и Яз/Я 11, а Яр = О.В этом случае уравнение решается относительно неизвестного В/Я с помощью такназываемой таблицы соответствия, где каждому значению Яз/Я + 1 приписано единзственное значение В/Я. После вычисленияпо полученным Я 1 и Яз значения Яз/Я 1 1путем перемножения Я на значение В/Я 1,которое определяется по таблице соответствия на основе полученного значенияЯз/Я 1 з+ 1, вычисляется неизвестное В =7,1а затем -= 81+ , При Яз/Я 1 и Яр =1 -г )зимеет место неисправимая тройная ошибкав коде а, В случае Яр.= 0 и нулевых значе(иний Я) и Яз в коде а ) ошибки отсутствуют.Устройство работает следующим образом,С входом 17 п-разрядный код а") в параллельной форме поступает через первыевходы на запись о регистр 1, В момент времени ц на выходах 22 формируется записанный код а, который поступает на оходы (и)генератора синдрома 2,При возникновении в коде а " двойной ошибки в момент времени т 2 на выходах 21, 23 и 24 вырабатываются нулевой сигнал Яр = 0 отсутствия нечетной ошибки, г -разрядные ненулевые синдромы Яз и Я 1 соответственно, В этом случае, как отмечалось. Яз Ф Я 1 и Яз/Я 1 ч,10 Гигнал Яр =0 с выхода 21 поступает навход элемента И 11, на входы генераторог,13 и 14 и на второй управляющий вход мультиплексора 9, При этом элемент И 11 выдавна выход 18 устройства нулевой сигнал от 15 сутстоия неисправимой ошибки, блокируется генерация одиночного импульса иразрешае ся работа генератора 14, Синдром Я0 с выходов 24 поступает на входыпреобразователя 3, арифметического умно 20 жителя б, сумматора 8 по модулю два иэлемента ИЛИ 12, Синдром Яз0 с выходов23 гвступает на другие схемы ИЛИ 12 и навходы арифметического умножителя 5,По ненулевым значениям Яз и Яз в мо 25 мент времени тз элемент ИЛИ 12 вырабатывает единичный сигнал наличия ошибки,который поступает на выход 19 устройстваи на другой вход генератора 14. Преобразователь 3 по значению Я 1 вырабатывает на30 сооих выходах г-разрядный код значения1/Я, который поступает на другие входызарифметического умножителя 5. По энач- нию 1/Я 1 и Яз арифметический умножитель5 на своих выходах вырабатывает г-разряд 35 ный код значения Яз/Ь, причем младщийразряд кода Яз/Я) поступает на вход элемента НЕ 7, а остальные, старшие г - 1 разряды, - на входы преобразователя 4, Послеинвертирования младшего разряда кода на40 входах преобразователя 4 формируется гразрядный код значения Яз/Я 1 + 1, В соответствии с решением оьшеприведенногоуравнения, на основе таблицы соответствияпреобразователь 4 на своих вторых выходах45 генерирует г-разрядный код значения В/Я.При этом на первом выходе преобразователя 4 значение сигнала может быть произвольным, поскольку он поступает на другойвход элемента И 11, который заблокирован50 сигналом Яр = О, поступающим с выхода 21.По значению кода В/Я, поступающегона входы арифметического умножителя б, иЯ 1 с выхода 24, поступаю цего на другиевходы арифметического умножителя б, в55 момент времени т 5 нз выходах 25 арифметического умножителя б вырабатывается гразрядный код=: Я)В/Я 1 первой ошибки,который поступает на вторые входы мультиплексора 9. Сумматор 8 по мод,2 в моментчислу и " 16 =. 2" разрядов кода БЧХ) и четырех клапанах НЕ (по числу г=4) для обеспечения парафазных сигналов нэ входах элементов И, Для упрощения на фиг.5 показаны только цепи для клапанов И 10,1, 10,3, 10.4 и 10.16, реагирующих на коды (0000), (0010), (0011), (1111) соответственно. В устройстве, например, выход клапана И 10.4, в соответствии с кодами столбцов матрицы Н 1(см, матрицу Н(1, реагирующий на код (0011) в 8-й позиции слева в матрице Н(1), должен быть подключен к входам К (см, фиг.3) для 8-го разряда информационного регистра 1, а выход клапана И 10.3 для кода (0010) - к входам К для 4-го разряда регистра 1,Преобразователь 3 кода предназначен для выработки значения 1/Я по синдромузЯ 1, поступающему на его входы. Преобразователи кодов обычно реализуются на ПЗУ, Учитывая, что Я 1 является г-разрядным кодом, для реализации преобразователя 3 требуется использование ПЗУ с органиэацией 2" г-разрядных слоев (2"хг). В случае кода БЧХ с матрицей Н(1) можно использовать ПЗУ с организацией (32 х 8),Для матрицы Н(1) составлена табл.1 преобразования Я 1 в 1/Я 1, в соответствии с которой программируется ПЗУ.Преобразователь 4 кода, как и блок 3, реализуется на ПЗУ, но с органиэацией 4 кода, как и блок 3, реализуется на ПЗУ, но с организацией (2" х(г+1, и и редназначен для формирования на первом выходе единичного сигнала в случае Яз/Я 11 и выработки на вторых выходах г-разрядного значения В/Я 1 в соответствии с решением приведенного выше уравнения с помощью таблицы соответствия. По сравнению г, преобразователем 3 разрядность преобразователя 4 увеличивается на единицу с целью обеспечения функций первого выхода. Для случая реализации матрицы Н(1) составлена табл.2 соответствия кодов Яз/Я 1+ 1 и В/Я 1.Табл,2 составляется и реализуется по тем же принципам, что и табл,1, причем в нее вколючаются только те же значения, которые соответствуют одному из корней В в ранее приведенном квадратном уравнении. Второй корень вычисляется с помощью сумматора 8,Арифметические умножители 5 и 6 предназначены для вычисления результатов умножения в поле ОР (2) значений Яз нэ 1/Я и В/Я 1 нэ Я соответстсенно. Сущестзвует множество вариантов исполнения этих схем. Наиболее простая реализована на сдвиговых регистрах с обратной связью и работает на основе арифметического умножения двух элементов поля с вычислениемостатка от деления на л(а),Например, если л(г=а + а+ 1, то при4Яз = а 2 = (0010) и 1/Я 1 = а + а" = (00)5 результат произведения Яз/Я равняетсязкоду 1+ а= (1010), так как с. (а- + аз)- = а + а 5 = 1 + аг (п 1 об,7 г(а,Мультиплексор 9 - это г-разрядное устройствообеспечивающее посредством пе 10 реключения входных цепей выбор нужногоканала, на перввый из которых поступаетг-разрядный синдром Я 1 = (Я 11)Я 1 г стретьих выходов генератора 2 синдрома, навторой г-разрядный код г = (г 1)г г) с15 выходов умножителя 6, а на третий -г 2(г 1),г г с выходов сумматора 8.Мультиплексор может быть собран налогических элементах, реализующих функцию ЗИ - ИЛИ, Электрическая схема20 мультиплексора 9 на элементах ЗИ - ИЛИпредставлена на фиг.6. Для упрощения показаны только цепи первого 1) и последнегог) разрядов; управляющий вход, которыйподключается к триггеру 15, представлен25 парафазным (прямой Ю и инверсный В/ входы). В схеме используется инвертор НЕ,вход которого подключается к другол 1 у управляющему входу лультиплексора 9, к выходу 21 генератора 2 (Яр), При единичном30 значении сигнала Яр (случай возникновенияодиночной ошибки), независимо от значения И/, инвертор НЕ обеспечивает блокировку второго и третьего каналов и навыходы мультиплексоров поступает инфор 35 мация с первого канала, т.е, ЯЩЯ 1 г); приЯр = 0(случай возникновения двойной ошибки) блокируется первый канал и разрешается работа через остальные каналы, причемпри О/=1 и %=О на выходы поступает инфор 40 мация со второго канала, т.е. (г 1)г г 1), апри И/=О и И/-1 - информация с третьегоканала.Генератор 13 одиночного импульсапредназначен для выработки импульса, с45 помощью которого информация с регистре1 корректируется в случае возникновенияодичной ошибки при Яр, Генератор одиночного импульса широко применяется в ВТи является одним из простейших узлов.50 Нэ фиг,7 представлена электрическаясхел 1 а генератора 13, построенного на одной логическом элементе И с прил 1 енениемвходной резисторно-конденсаторой ВС-цепочки и линии задержки 29. Линия зэдер 55 жки 29 также строится на ВС-цепочке посхеме, показанной на фиг,7 внутри блока29. С помощью входной ЯС-цепочки обеспечивается формирование импульса, а линиязадержки 29 обеспечивается выдачу им 1791961пульса на выход 20 в нужный момент времени (г 4). Длительность импульса и задержкиопределяется величиной произведения ЯС,т,е, временем заряда конденсатора черезВС-цепочку (на.фиг.7 показана стрелкой)при поступлении на вход 21 положительного импульса Яр=1. При Яр=О зарядка конденсаторов не осуществляется и на выходе 20импульс не вырабатывается.Генератор 14 двойного импульса предназначен для выработки импульсов, с помощью которых информация в регистре 1корректируется в случае возникновениядвойной ошибки при Яр=О и наличия единичного сигнала на выходе 19 при 51)5 зО.Блок 14 работает и реализуется по темже принципам, что и генератор 13,Электрическая схема генератора 14представлена на фиг,8, При возникновениина входе 21 сигнала Яр=О разрешается работа клапана И с помощью единичного сигнала, сформированного инвертором НЕ наодном из входов клапана И, на другой входкоторого поступает импульс, сформировавшийся ЙС-цепочкой, С вьхода клапана Исигнал поступает на вход линии задержки30 и на один из входов клапана ИЛИ. Линия. задержки 30 обеспечивает временной сдвигсформированного импульса на величинуразности ев - 17 (см, фиг,2), В результате навыходе клапана ИЛИ генерируются два импульса, сдвинутые относительно друг другана величину 1 в-в, Линия задеркки 31 обеспечивает задержку этих импульсов на величину вт и в момент времени т 7 нэ выходе 28генерируется первый импульс, а в моментвремени 18 - второй импульс,При возникновении на входе 21 сигналаЯр - .-1 инвертором НЕ запрещается работаклапана И и вместе с ним работа всей схемы,Рассмотрим работу устройства на конкретных примерах,Предположим, что в коде аг"1 после записи нулевой информации произошла двойная ошибка по четвертоглу (а 4) и восьмому(ав) разрядам и а=.а =(000100010000000). Вслучае использования матрицы Н(1) в результате выполнения произведения а( ) хНна выходе генератора 2 будут сформированы 51=а("1 хН 1=(0010) Ю (0011) =(0001),Яз = а( ) хНз = (0011) О (0001) = (0010),Яр=ах 1 = О. Преобразователь 3 в соответствии с табл,1 по коду 51= 0001) насвоих выходах выработает код 1/51 = (0011),а блок 5 по полученным значениям 1/51и 5 З - кОд ЯЗ/51 З =- (0011) (0010) = (1010)(см, приведенный выше пример выполнения произведения двух кодов), С помощьюэлемента НЕ 7 на входы преобразователя 4 поступит значение Яз/51 з В 1 =5 -(1010) Ю (1000), (0010), Преобразователькода 4 в соответствии с табл.2 по кодуЯз/51 З 1 - (0010) выработает на своих вторых входах код В/Я 1 "(0001), Умноситель бпо полученным значениям 51 и В/51 вырэ 10 ботает код к = 51 В/51 = (0001) х х(0001) =(0011), который соответствует коду 8-го стол.бца (ав) в матрице Н 1, Сумматор 8 по модулю2 по значениям Яи к выработает код гк 9 51 (0001) 9 (0011) = (0010), который15 соответствует коду 4-го столбца (а 4) в матрице Н 1. По единичному (или нулевому)сигналу В/ с выхода блока 15 и Яр=О мультиплексор 9 (см. фиг,б) в соответствли с временной диаграммой фиг,2 пропустит на20 входы дешифратора 10 значение г (илипри ЧЧ=О, а затем - й (или к при И=1),2 1В результате клапан И (см, фиг.5) дешифратора 10, который реагирует на код г-(0011) (или а -(0010, выработает единич 25 ный сигнал, обеспечивающий коррекциюразряда ав (или а 4 в случае поступления гна входы дешифратора 10) в коде а(1 б), аразряд а 4 (или ав) корректируется с помощьо клапана И, реагируощего нэ код к2ЗО =- (0010) (или к = (0011.Выдача синхронизирующих сигналовдля коррекции информации в информационном регистре 1 и генерация сигналовошибок осуществляотся посредством гене 35 ратора двойного импульса 14. элементов И11, ИЛИ 12.При возникновении одиночной ошибки например, в 11-м разряде а 11, когда6 =(000000000100000), в сооттбвтствии с40 произведением э хН генератора синдро 16)ма 2 нэ основе матрицы Н(1) вьработает 51-(0101) и Яр=.1, по которым мультиплексор 9пропустит на вход дешифратора 10 значение 51(см, фиг,6), Дешифратор 10 по вход 45 ному коду Я 1 = (О 101) вырабо-,эет насоответствуощем входе единичный сигнали с помощью генератора 13 будет скорректирован 11-й разряд в информационном регистре 1,50 В случае возникновения тройнойошибки, например, в разрядах а 11, э 5 1 ла 1 г, по вышеприведенным соображениям 5= (1101) 1/51 = (1101), 1/51 = (0101) в соответствии с табл.1 Яз = (1001) и Яр=1 на пер 55 вом выходе преобразователя кода 4 сучетом 5 з/511 сфрмируется единичныйзсигнал, который вместо с Яр=1 обеспечитвыдачу сигнала о нелсправимой ош 1 лбке свыхода элемента И 11. При этом разряд ав всоответствии с 1 = (3101) в инфорг.ационвремени 16 вырабать,вает на выходах 26 гразрядный код= Я 11 , . который поступа 2 .1ет на третьи входы му льтиплексора 9.При нулевом сос оянии счетного триггера 15 (как показано а фиг.2, см, сигнал 27 в период времени ц - 1 т) логический "О" поступает на второй управляющий вход мультиплексора 9, который с учетом сигнала Яр = О, поступающего на его первый управляющий вход, пропускает на выходы значение л, При единичном состоянии сигнала с выхода 27 на выхо 2 ды мультиплексора 9 выдается значение г, Дешифратор 10 по значению г (или к при единичном состоянии1 2сигнала 27) генерирует на свп,1 х выходах в соответствии с кодом(или , и-разрядный1 2,код с единичным значением в позиции первой ошибки, который поступает на вторые входы регистра 1.После установления соответс 1 вующего кода на выходах дешифратора 10 генератора 14 по сигналу Яр = 0 и единичному сигналу ошибки с выхода 19 в момент времени ст и тв вырабатывает на выходе 28 два импульса, которые поступают на входы сче; ного триггера 15 и элемента ИЛИ 16. Передним фронтом пепвого импульса, который с учетом нулевого ь чения си;нала, поступающего с выхода 20 на друг й вход элемента ИЛИ 16, поступают на управляющий вход регистра 1 через элемент ИЛИ 16, в момент времени 1 у по значению и-разрядного кода, установившегося на вторых входах регистра 1, обеспечивается коррекция первой ошибки в информации кода а") регистра 1. После чего задним фронтом первого импульса счетный триггер 15 перебрасывается из состояния логического "0" ("1") в состояние логической "1" ("0"), Единичное значение сигнала с выхода 27 поступает на первый управляющий вход мультиплексора 9 и вместе с Яр:- 0 обеспечивает выдачу на входы дешифратора 10 значения а (или к ). Далее устройство работает тэк же. как и при коррекции первой ошибки. В результате в момент времени 1 з вторым импульсом с выхода 28 исправляется вторая ошибка в информации регистра 1.При возникновении одиочной ошибки в коде а") устройство рэбот аналогично случаю исправления две мой ошибки со следующими отличиями.На выходе 21 вырабатывает"я значение Яр = 1. которое разрешает рат оту генератора 13, блокирует работу геерзтора 14 и выдачу на выход 26 корректирующих импульсов, В этом случае согласно вышеприведенным математическим выкладкам ЯэО, Я 1О, Яз/Я 1 + 1 = 0 и на первом выходе преобразователя 4 вырабатывается5 10 20 блокирующий элемент И 11 нулевой сигнал, Поэтому, кэк и в предыдущем случае, на выход 18 устройства выдается нулевой сигнал отсутствия неислрэвимой ошибки. По значению Яр - 1, независимо от значения сигнала на первом управляющем входе мультиплексора 9, через первые входы мультиплексора 9 на входы дешифратора 10 поступает синдром Я 1. После установления на выходах дешфиратора 10 соответствующего значению Я 1 г-разрядного кода с единичным значением в позиции ошибки кода а" коррекция производится импульсом с выхода 20, который генерируется в момент времени И через элемент ИЛИ 16 поступаетна управляющий вход регистра 1,В случае возникновения тройной ошибки в коде а" устройство работает так же, кэк и в случае одиночной ошибки, с той лишь разницей. что с учетом Яз/Я 11 с первого выхода преобразователя 4 поступает единичный сигнал нэ вход элемента И 11 и врезультате на выход 18 устройства выдаетсяединичный сигнал наличия неисправимой25 тройной ошибки, При этом некорректнаяинформация регистра 1 ложно исправляется, что, очевидно, не имеет принципиального значения.В случае отсутствия ошибок в коде а"30 на выходе 21 вырабатывается Яр = О, который блокирует работу генератора 13, а авыходе 18 устройства генерируется нулевойсигнал отсутствия неисправимой ошибки,Нулевые значения Язти Я 1 с выходов 23 и 2435 поступают на входы элемента ИЛИ 12, котрый генерирует нулевой сигнал отсутствияошибок на выходе 19 устройства и блокирует работу генератора 14. В результате корректирующие импульсы на выходах 20 и 2840 не вырабатываются, а корректная информация информационного регистра 1 остаетсябез изменения.Проиллюстрирует работу устройства(см. фиг.1) на конкретных примерах, пред 45 варительно представив назначение и конкретную реализацию входящих в составустройства многофункциональных блоков1-6, 9, 19, 13 и 14,Регистр входной информации в декоди 50 рующеы устройстве применяется, как правило, для временного согласованиясигналов входной и выходной информации,когда длительность записываемой информации, требуемой для ее обработки и щ р.55 дачи в другие узлы или устройства, Регис 1 ринформацииявляется одним из составыхузлов в полной схеме памяти с исправлением ошибск и предназначен длярегистрации, считываемой из накопителяинформации и результата коррекции.10 Н Н1Для упрощения на фиг.4 показаны только цепи выработки в соответствии с первой,и седьмой строками матрицы (1),Принципы генерации матриць 1 Н для ко-,,да БЧХ, который принадлежит к классу цик-25 лических кодов, подробно приводятся вкниге Ф.ДкЯак-Вильямс, Н.Дк.А.Слоэн.,Теория кодов, исправляющих ошибки. Пер.с англ. М;: Связь, 1979, с,87 - ,98. Элементыматрицы Н (коды столбцов в Н 1,и.Нз) яв"30 ляются элементами поля Галуа О; (2")по модулю примитивного неприводимогомногочлена д(а) степени г; все вычисления(умножение, деление) производятся в поле ОГ (2) по модулю я (й), Для.матрицы35 Н(1) д(а) = а 4+ а+ 1, гдие - примитивный.элемент поля Б= (24).Дешифратор, 10 выполняет функциюпоеобразования г- разрядного кода(Я илик .или г), подаваемого с выходов мульти 40 плексора 9 на входыв сигнал на одном из ивыходов, по которому корректируется.соответствующий ошибочный разряд в регистре1. Стандартный дешифратор имеет г оходови 2 выходов, На практике наиболее часто45 используются линейные дешифраторы, Схема представляет собой набор из 2" г-оходовых клапана И с парафазными входами, накоторые подаются всевозможные комбинации разрядов входного слова, Дешифратор50 10 ничем не отличается от широко испльзуемых стандартных, посту 2 пающие на еговход коды (51 илиили х ) принимают всевозмокнь 1 е значения элементов поля 6=(2)55 На фиг,5 представлена электрическаясхема дешифратора 10 в случае реализациикода БЧХ с матрицей Н(1), Дешифратор 10строится на шестнадцати четырехвходовыхэлементах И 10,1,10.3, 10.410,1 С (по Генератор синдрома 2 - это схема четности, реализующая матричное произведение а(хН с выработкой синдрома Я 1, Яз и 5 р, Существует множество способов построения такой схемы четности, о частности на постоянных ЗУ (ПЗУ), Однако наибольСуществуют различные решения по реализации регистра информации с исправлением ошибок,Достаточно простая схема реализацииоснована на использовании специфики применяемых триггеров, например К-триггеров, для которых при определенномсочетании входных импульсов хранимая информация может быть и роин вертирована.На фиг,3 приведена электрическая схема информационного регистра 1, содержащая К-триггеров (по числу разрядов и). Дляупрощения показаны только цепи для триггеров первого (1) и последнего (и) разрядовсоответственно, Входы К и Я-триггеров являются информационными и подключаютсяк первым входам регистра 1, входыи Кподключаются к вторым входам информационного регистра 1, а синхровходы С - к управляющему входу регистра 1. Приобеспечении В=О и 5=1 производится запись нулевой информации о триггер, независимо от состояния на входах С, а при В=-1и Я=О записывается единичная информация. Состояние триггера будет изменятьсяна противоположное при К = 5 = 1 и= К1 после подачи импульса на вход С.Исходя из работы К-триггера, записьинформации в информационный регистр 1производится через В и Я входы триггеровв парафазном коде (без предварительногогашения), По окончании записи на входахЯ и Я,устанавливаются единичнье сигналы, разрешающие работу триггеров через- и К-входы, Информация о триггере с ошибочнь 1 м состоянием инвертируется при подаче на связанные К-входы единичногосигнала после формирования на управляющем входе регистра 1 импульса, поступающего на входы С триггеров,Из описания работы информационногорегистра 1 вытекает, что при любом состоянии триггеров запись информации, затем. исправление ошибок будет производитьсякорректно, а следовательно. исходное состояние информационного регистра 1 неолияет на работоспособность устройства вцелом. Для данного устройства любое состояние регистра 1 является информационным, на которсе устройство реагирует ввиде сигналов о наличии или отсутствии неисправимой ошибки,шее распространение получили схемы насумматорах по модулю два (М 2),На фиг,4 представлена функциональнаясхема генератора 2 синдрома на М 2 в случае5 реализации модицировгнного кода БЧХдля г, и -16 и а (а 1, а 2, аз,а 1 е) на основеследующей матрицы Н; 010 О 010 011010111 001 0 01 1 01 1 1 1 1 1 О 1 0001001101 011111 00001 0 011 01 0111 1 0100011000110001 00 01 01 001 01 0 01 01 001111011 1101111ном регистре 1 будет ложно исправлен спомощью генератора 13, что не имеет принципиального значения.В случае отсутствия ошибок, которыйвозникает как при записи в регистр 1 корректной информации, так и после правильной коррекции, значение Яризапрещается работа генератора 13 одиночного импульса, а по 31- Зз (0000) - работагенератора 14, В результате информация в 10регистре 1 не изменится,Для обеспечения функционирования устройства нет необходимости в установкетриггера 15 в исходное нулевое состояние.Устройство успешно работает без предварительной установки триггера 15,Счетный триггер 15 предназначендля генерации в случае возникновенияв информационном регистре 1 двойнойошибки сигнала на управляющем входе 20мультиплексора 9 с целью вырачи на входыдешифратора 10 кодови 7. через вторыеи третьи входы мультиплексора 9. По кодамл и г обеспечивается исправление первойи второй ошибок в информационном регистре. От состояния триггера 15 зависит последовательность исправляемых ошибок, т.е.по г будет исправлена первая, а по 2вторая ошибка, или же наоборот - по л2будет исправлена первая ошибка, а по а - : ЗОвторая ошибка, Эта последовательность неимеет принципиального значения, поскольку в любом случае информация в информационном регистре 1 будет исправлена.Например, инвертирование сначала 8-го, а 35потом 4-го разряда, или же наоборот - инвертирование сначала 4-го, затем 8-го разряда, в конечном итоге дает один и тот жерезультат. Поэтому необходимость в пред 50 варительной установке триггера 15 отпадает,Формула изоб ретения Устройство декодирования модифицированного кода БЧХ, содержащее генератор синдрома, первый выход которого подключен к первому входу элемента И, выход которого является первым выходом устройства, второй выход генератора синдромов подключен к первому входу первого арифметического умножителя, первый выход которого подключен к первому входу первого преобразователя кода, первый выход которого подключен к второму входу элемента И, третий выход генератора синдромов подключен к первым входам сумматора по модулю два, второго арифметического умножителя и входу второго преобразователя кода, выход которого подключен к второму входу первого арифметического умножителя, второй выход которого через элемент НЕ подключен к второму входу первого преобразователя кода, второй выход которого подключен к второму входу второго арифметического умножителя, выход которого подключен к второму входу сумматора по модулю два, дешифратор и первый элемент ИЛИ, выход которого является вторым выходом устройства,отличающееся тем,что, сцелью повышения быстродействия устройства, з него введены мультиплексор, счетный триггер, второй элемент ИЛИ, генератор одиночного импульса, генератор двойного импульса и информационный регистр, информационный вход которого является входом устройства, выход подключен к входу генератора синдромов, первый управляющий вход мультиплексора объединен с первым входом генератора двойных импульсов и входом генератора одиночных импульсов и подключен к первому выходу генератора синдромов, первый информационный вход мультиплексора обьединен с первым входом первого элемента ИЛИ и подключен к третьему выходу генератора синдромов, второй вход и выход первого элемента ИЛИ подключены соответственно к второму выходу генератора синдромов и второму входу генератора двойного импульса, выход которого подключен непосредственно к первому входу второго элемента ИЛИ и через счет ный триггер к второму управляющему входумультиплексора, второй и третий информационные входы и выходы которого подключены соответственно к выходу сумматора по модулю два, выходу второго арифметического умножителя и входам дешифратора, выход которого подключен к первому управляющему входу информационного регистра, выход генератора одиночного импульса подключен к второму входу второго элемента ИЛИ, выход которого подключен к второму управляющему входу информационного регистра,