Устройство цифроаналогового преобразования

(19) я)5 Н 03 М 1/6 ЗОБ РЕТ А О ав 1 е схе, рис,отип),ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ЦИФРОАНАЛОГОВОГО ПРЕОБРАЗОВАНИЯ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для управления от ЭВМ аналоговыми исполнительными устройствами, Цель изобретения - повышение точности преобразования. Устройство цифроаналогового преобразования содержит регистр 1, сумматоры 2,3 и цифроаналоговый преобразователь 4, соединенные между собой функционально. 4 ил.5 10 15 20 25 30 35 40 45 50 55 Изобретение относится к автоматике и вычислительной технике и может быть использовано для управления от ЭВМ аналоговыми испол нител ьн ыми устройствами.Известны цифроаналоговые преобразователи, содержащие токовые ключи, резистивную матрицу (1),. Недостатком этого устройства является ограниченная точность,Наиболее близким по технической сущности является цифроаналоговый преобразователь, содержащий стандартный п-разрядный ЦАП, соединенный с цифровым сумматором, один вход которого соединен с (и+гп)-разрядной шиной, а другой с выходом т-разрядного счетчика, вход которого соединен с генератором (2),Известное устройство за счет режима широтно-импульсной модуляции младших а.разрядов позволяют повысить точность преобразования, Однако, режим широтно- импульсной модуляции в ряде случаев приводят к необходимости применения сглаживающего фильтра, что приводит к ухудшению динамики и тем самым ограничивает область применения,Цель изобретения - повышение точности преобразования,Поставленная цель достигается тем, что о устройство цифроаналогового преобразования, содержащее первый сумматор, (и)разрядов первого входа которого соединены с шиной нулевого потенциала, (и)-разрядных выходов первого сумматора соединены соответственно с разрядами со второго по и-ый входа цифроаналогового преобразователя, выход которого является выходом устройства, введены второй сумматор и регистр, причем входная шина устройства соединена соответственно с информационными входами регистра, синхровход которого соединен с тактовым входом устройства, выход (и+1)-го разряда регистра соединен с (и)-м разрядом первого входа второго сумматора, разряды с первого по (и)-й первого входа которого соединены с выходом знакового разряда регистра, (и)-м разрядом первого входа первого сумматора и входом знакового разряда цифроаналогового преобразователя, разрядные выходы со второго по и-й регистра соединены соответственно с разрядами с первого по (и)-й второго входа второго сумматора, разрядные выходы которого с первого по (и)-й соединены соответственно с разрядами с первого по (и)-й второго входа первого сумматора.На фиг, 1 представлена функциональная схема устройства цифроаналогового преобразования. на фиг.2(а,б),3(а.б), 4(а, б) - графики, поясняющие работуустройства,Входная шина устройства соединена с (и+1)-входами (и+1)-разрядного регистра 1.(и)-разрядный выход регистра 1 связан с (и)-разрядным первым входом первого сумматора 2, (п+1)-разряд выхода регистра 1 соединен с младшим разрядом второго входа первого сумматора 2, остальные разряды которого соединены с первым (знаковым) старшим разрядом выхода регистра 1 и с младшим разрядом второго входа второго сумматора 3. (и) разряда второго входа сумматора 3 подключены к шине "земля". (и) выходы первого сумматора 2 соединены с (и) разрядами первого входа второго сумматора 3, выходы которого через цифроаналоговый преобразователь 4 соединены с выходом устройства. Знаковый разряд цифроаналогового преобразователя соединен со знаковым разрядом выхода регистра.Работа устройства осуществляется следующим образом. На (и+1) разрядный вход устройства с выхода задатчика кодов либо от управляющей ЦВМ поступает (и+1) разрядный код с дополнением относительно и-го разряда, Этот дополнительный код записывается в регистр 1 по синхроимпульсу "СИ", На сумматоре 2 складывается дополнительный (и) разрядный код со вторым числом, являющимся комбинацией первого и (и+1) разрядов регистра 1 и представляющим из себя 00(п+1) при положительном коде или 11(п+1) при отрицательном коде. Результат сложения с выходасумматора 2 поступает на (и)-разрядный первый вход сумматора 3, на второй вход которого поступает число 000 при положительном коде в регистре 1 или 0,.01 при отрицательном коде в регистре 1, (и)-разрядный код с выхода сумматора 3 поступает на вход ЦАП 4, на выходе которого появляется соответствующее напряжение О.На фиг,2 представлена характеристика зависимости выходного напряжения устройства от кода на входе регистра 1 при "обнуленных" (заземленных) вторых входах сумматоров. По оси абсцисс откладывается число квантов младшего и-го разряда регистра 1.На фиг. 2 б изображена ошибка устройства, вычисляемая как разность между реальной и идеальной характеристиками, Таким образом ошибка известного устройства (прототипа) достигнет по модулюв2 п - 1Составитель Л. Баг льникова Техред М,МоргентаКорректор Н. Бучок Редакт аказ 4127 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушскэя наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина На фиг, За представлена характеристика устройства при "обнуленном" втором входе сумматора 3, которая по положительной области характеризует эффективность сумматора 2.На фиг. Зб видна необходимость в области отрицательных чисел поднять характеОпристику на один квант Последнее2 посуществляется с учетом второго входа сумматора 3, что и изображено на фиг.4, где ошибка в области положительных и отрицательных чисел не превышает по модулюОп, Сравнивая фиг. 4 б с фиг. 2 б г(2" 1-1)видно, что предложенное устройство по сравнению с прототипом позволяет уменьшить ошибку устройства в 2 раза, а следовательно и увеличить точность устройства,Формула изобретенияУстройство цифроаналогового преобразования, содержащее первый сумматор. иразрядов первого входа которого соединены с шиной нулевого потенциала, иразрядных выходов первого сумматора соединены соответственно с разрядами с второго по и-й входа цифроаналогового преобразователя, выход которого является выходом 5 устройства, о т л и ч а ю щ е е с я тем, что,с целью повышения точности преобразрвания, в него введены второй сумматор и регистр, причем входная шина устройства соединена соответственно с информаци онными входами регистра. синхровход которого соединен с тактовым входом устройства, выход(п+1)-го разряда регистра соединен с (и)-м разрядом первого входа второго сумматора, разряды с первого по 15 (п)-й входа которого соединены с выходомзнакового разряда регистра, (и)-м разрядом первого входа первого сумматора и входами знакового разряда цифроаналогового преобразователя, разрядные выходы со вто рого по и-й регистра соединены соответственно с разрядами с первого по (и)-й второго входа второго сумматора, разрядные выходы которого с первого по (и)-й соединены соответственно с разрядами с 25 первого (и)-й второго входа первого сумматора,