Цифровой фильтр

(56) АвторскоеМ 860287, кл. Н л,М 35ледовательский институт быктронной аппаратуры ев.И.Г. Загородний, А.Г. Ниащуксвидетельство СССР 03 Н 17/04, 1981,(54) ЦИФРОВОЙ ФИЛЬТР(57) Использование: в радйотехнике для обработки сигналов, выраженных цифровым кодом. Сущность изобретения: цифровой фильтр содержит вычитатель 1, делители 2, 7, сумматор 3, блок 4 задержки, коммутаторы 5, 6, элементы И 8, 11, триггеры 9, 10, счетчик 13 и имеет вход 14 сигнала запуска, вход 15 синхросигнала, информационный вход 16 и выход 17 цифрового фильтра 1-2- 3-4-5-6-7-1,5-8-9-10-6, 9-11-13, 12-13, 12-10, 12-9. 1 ил,наносится входной сигнал цифрового фильтра, поделенный на константу 2 . Затем первый коммутатор 5 открывается и входной сигнал, поделенный на 2 в первом делителе5 2, суммируется с выходным сигналом цифрового фильтра в сумматоре 3 и запоминается в блоке 4, В это время цифровой фильтр работает как цифровой интегратор для кажь дого отсчета периода входного сигнала. Это10 ироисходит до тех пор, пока в любом отсчете выходного сигнала появятся единицы в (К) старших разрядах. Тогда первый элемент И 8 формирует единичный сигнал, который устанавливает в единичное состоя 15 иие первый триггер 9. При этом запираетсявторой элемент И 11 и прекращается подача синхроимпульсов на счетный вход счетчика 13. Счетчик 13 останавливается и хранит просчитанное число периодов до очередно.20 го сигнала запуска. С приходом очередногоимпульса на С-вход второго триггера 10 единичный сигнал записывается во второй .триггер 10 и отпирает второй коммутатор 6.С этого момента времени выходной сигнал25 цифрового фильтра, поделенный во второмделителе 7 на константу 2" (х определяется старшим значащим разрядом встарших разрядах счетчика 13, т. е. деление выходного сигнала осуществляется в том случае, ес- - 30 ли число накопленных кадров в блоке 4 врежиме интегратора больше, чем 2 ), подаь ется на второй(вычитающий) вход вычитатев ля 1, При этом цифровой фильтр переходитв режим слежения за входным сигналом,40 45 Изобретение относится к радиотехникеи может быть использовано при обработке. сигналов, выраженных цифровым кодом.Цель изобретения - повышение быстродействия при работе в интерреактивных режимах.На чертеже представлена электрическая структурная схема цифрового фильтраЦифровой фильтр содержит вычитател1, первый делитель 2, сумматор 3, блок 4задержки, первый 5 и второй 6 коммутаторы, второй делитель 7, первый элемент И 8первый 9 и второй 10 триггеры, второй элемент И 11, формирователь 12 одиночногоимпульса, счетчик 13 числа накопленных периодов входного сигнала и имеет вход 14сигнала запуска цифрового фильтра, вход15 синхросигнала цифрового фильтра, информационный вход 16 и выход 17 цифрового фильтра.Цифровой фильтр работает следующимобразом,Цифровой двоичный -разрядный кодсоответствующий отдельным отсчетамвходного сигнала, поступает на первыивход вычитателя 1, на второй входкоторогоподается либо нулевой сигнал при выключенных первом 5 и втором 6 коммутаторахлибо выходкой сигнал цифрового фильтраподеленный во втором делителе 7 на коистанту 2", определяемую кодом старшихразрядов счетчика 13. Полученная разиостпоступает иа вход первого делителя 2,котором осуществляется сдвиг иа 1 разрядов (деление на 2 ). Полученный в результате деления код суммируется в сумматоре 3либо с нулевым сигналом при включенномпервом коммутаторе 5. либо с выходнымкодом цифрового фильтра при включенномпервом коммутаторе 5. Результат суммирования заносится в соответствующую ячейкублока 4 задержки, выходной сигнал которойявляется выходным сигналом цифровогофильтра,Управление первым 5 и вторым 6 коммутаторами и вторым делителем 7 осуществляется следующим образом, Послепоступления сигнала запуска на вход 14 приизменении фильтруемого сигнала по команде оператора либо автоматически на вы одеформирователя 12 формируется одиночныйимпульс с длительностью, равной периодуповторения входного фильтруемого сигнала, и фронтами, привязанными к началу периода. Этот одиночный импульс сбрасываетв нулевое состояние первый триггер 9 исчетчик 13, а также запирает на время своего существование первый коммутатор 5,Таким образом, во время первого периодафильтруемого сигнала в блок 4 задержки причем выходной сигнал оказывается усиленным по отношению к зашумленному входному сигналу в 2" раз, Цифровой -разрядный код, соответствующий отдельным отсчетам входного сигнала, поступает на первый вход вычитателя 1, на второй вход которого. подается выходной сигнал цифрового фильтра, поделенный во втором делителе 7 на константу 2", определяемую кодом старших разрядов счетчика 13, Полученная разность поступает в первый делитель 2, в котором осуществляется сдвиг на 1-разрядов (деление на 2 ). Полученный в результате деления код суммируется в сумматоре 3 с выходным кодом цифрового фильтра. Результат суммирования поступает в соответствующую ячейку блока 4 задержки, выходной сигнал которого является выходным сигналом цифрового фильтра,Формула изобретения Цифровой фильтр, содержащий последовательно соединенные вычитатель, первый вход которого является информационным входом цифрового фильтра, первый делитель, сумматор и блок задержки, выход которого является выходом цифрового1764141 Составитель Э.БорисовТехред М.Моргентал Корректор А.Козориз Редактор Г,Бельская Заказ 3462 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 фильтра, а также счетчик числа накопленных периодов входного сигнала, о т л и ч аю щ и й с я тем, что, с целью повышения быстродействия при работе в интерактивных режимах, введены второй делитель, первый и второй коммутатОры, первый и второй триггеры. первый и второй элементы И, а также формирователь одиночного импульса, при этом информационный вход первого коммутатора соединен с выходом блока задержки, а выход соединен с вторым входом сумматора и информационным входом второго коммутатора, выход которого соединен с первым входом второго делителя, выход которого соединен с вторым входом-вычитателя, входы первого элемента И соединены с Кстаршими разрядами выхода первого коммутатора, а выход соединен с Я-входом первого триггера, выход которого соединен с О-входом второго триггера и Инверсным входом:второго элемента И, вы ход которого соединен с С-входомсчетчикачисла накопленных периодов входного сигнала, старшихразрядов вйхода которого соединены с вторым входом:второго делителя, а й-вход соединен с управляющим вхо дом первого коммутатора, с й-входомпервого триггера и выходом формирователя одиночного импульса, Й-вход которого является входом сигнала запуска цифрового фильтра, а С-вход соединен с С-входом вто рого триггерас прямым входом второгоэлемента И и является входом синхросигнала цифрового фильтра,