Следящий фильтр фазоманипулированного псевдослучайного сигнала

(56) Авторское свидеВ 710008, кл. С 01 БАвторское свидете1 Ф 1072252, кл. Н 03 Р 17Б,Д.федотБочковски тво СССР 7/46, 196. ьство СССР 21/00, 1982. тельс по ап е ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ; (54), СЛЕДЯЩИЙ ФИЛЬТР ФАЗОМАНИПУЛИРОВАННОГО ПСЕВДОСЛУЧАЙНОГО СИГНАЛА(57) Изобретение относится к радиотехнике и электросвязи. Цель изобретения - повышение помехоустойчивостиВ режеме слежения сигнал поступаетна смеситель 1, широкополосный УПЧ 2и проходит без изменений через дополнительный перемножитель (П) 4, нао рный вход к-рого подано постояннон ряжение логич.нуля. Далее сигнал попадает на П 3 и на П 32 и 33., через блок 5 весового суммирования на узкополосный УПЧ 6. Выход УПЧ 6 подключен к входу дискриминатора 7, выходом к-рого является выход П 29, подключенный через коммутатор 8 к входу фильтра 9 нижних частот. Т.обр. реализуется фазовый детектор по схеме Костаса, необходимый для работы в условиях наличия в сигнале дополнительной фазовой манипуляции. Сигнал с фильтра 9 воздействует на управля емый опорный г-р 10 с целью устране", ния рассогласования через смеситель 1. При устойчивом слежении за фазой происходит выделение и запоминание информации, заложенной в дополнительной фазоманипулированной несущей нао0-180 . Для этого введены анализатор 24, блок 23 выделения, мультиплексор 22, блок 2 1 хранения и делитель 20 частоты. 3 з.п. ф-лы, 4 ил.Изобретение относится к радиотехнике и электросвязи и может быть использовано в радиолокационных системах, радиосистемах навигации и связиЭ применяющих фазоманипулированные псевдослучайные сигналы.Цель изобретения - повышение помехоустойчивости.На фиг. 1 представлена структурная 1 О электрическая схема следящего фильтра фазоманипулированного псевдослучайного сигнала; на фиг,2-4 - соответственно структурные электрические схемы блока хранения информации, анализато ра захвата и блока выделения информа" ционных символов.Следящий фильтр фазоманипулированного цсевдослучайного сигнала содержит смеситель 1, широкополосный уси-,2 О литель 2 промежуточной частоты (УПЧ), первый перемножитель 3, дополнительный перемножитель 4, блок 5 весового суммирования, узкополосный усилитель б промежуточной частоты, дискриминатор 7 фазы, коммутатор 8, первый фильтр 9 нижних частот (ФНЧ), управляемый опорный генератор 10, дискриминатор 11 задержки, второй перемножитель 12, второй фильтр 13 нижних частот (ФНЧ), сумматор 14, масштаби" рующий усилитель 15, управляющий блок 16, блок 17 регулируемой задержки, формирователь 18 опорной псевдослучайной последовательности, управляемый тактовый генератор 19, делитель 20 частоты, блок 21 хранения информа- ции, мультиплексор 22, блок 23 выделения информационных символов и анализатор 24 захвата. Дискриминатор 7 фазы содержит первый и второй перемножители 25 и 26, первый и второй фильтры 27 и 28 нижних частот (ФНЧ), третий перемножитель 29, фаэовращатель 30 и опорный генератор 31.Дискриминатор 11 задержки содержит первый и второй перемножитель 32 и 33, блок 34 вычитания, и узкополосный фильтр (УФ) 35.5 ОБлок 21 хранения информации содержит регистр 36 сдвига, ключ 37, дешифратор 38, элемен 39 памяти, элемент 40 совпадения и инвертор 41.Анализатор 24 захвата содержит первый и второй перемножители 42 и 43, блок 44 вычитания, интегратор 45 и пороговый блок 46. Блок 23 выделения информационныхсимволов содержит интегратор 47 ипороговый блок 48.Следящий фильтр фазоманипулированного псевдослучайного сигнала работает следующим образом.Свертка входного фазоманипулированного псевдослучайного сигнала(ФМПС сигнала) с выхода узкополосного УПЧ 6 (фиг. 1) поступает на дискриминатор 7. Сигнал ошибки по фазе,снимаемый с выхода третьего перемножителя, через коммутатор 8 и первыйФНЧ 10 воздействует на управляющийвход управляемого опорного генератора 10 так, что изменение частоты колебаний на его выходе через смеситель 1 устраняет возникновение рассогласования. Временное рассогласова"ние между принимаемым (входным ФМПС)и опорным сигналами вызывает сигналошибки на выходе дискриминатора 11.Знак сигнала ошибки определяется фазой колебаний на выходе дискриминатора 11 по отношению к фазе результата"свертки ФМПС сигнала,Сигнал ошибки с выхода дискриминатора 11 поступает на второй перемножитель 12, выполняющий функцию детектора сигнала ошибки. Для обеспечения детектирования на опорный входвторого перемножителя 12 поступаетопорный сигнал с выхода узкополосногоУПЧ 8.Продетектированный сигнал ошибкичерез второй ФНЧ 13 и сумматор 14воздействуетна управляемый тактовыйгенератор 19 таким образом, что изменение тактовой частоты.на его выходеустраняет возникшее временное рассогласование. Связь с выхода первогоФНЧ 9 через масштабирующий усилитель15 и сумматор 14 с управляющим входом управляемого тактового генератора19 способствует уменьшению динамических погрешностей при слежении за задержкой. Управляющий блок 16 совместно с блоком 5 весового суммированияи блоком 17 регулируемой задержкиреализуют функцию, заключающуюся вуправлении в течение переходного процесса апертурой дискриминатора 11 иформой зависимости результата сверткиФМПС сигнала от расстройки его по задержке относительно опорной ПСП. Момент начала переходного процесса выдается командой, поступающей на входсигнала Включение режима слежения"Знак результата накопления будет 55зависеть от 1. Таким образом, изсравнения результата накопления завремя, равное длительности информационного символа, с порогом, равным 3139 управляющего блока 16. Принимаемый ФМПС сигнал поступает на вход смесителя 1, сигнал промежуточной частоты с выхода которого усиливается в широкополосном УПЧ 2 и проходит без изменений через дополнительный перемножитель 4, так как на опорный вход до" полнительного перемножителя 4 подано постоянное напряжение логического нуля. Далее сигнал попадает на первый перемножитель 3, и первый и второй перемножители 32 и 33, выходы которых через блок 5 весового суммирования попадают на узкополосный УПЧ 6. Выход узкополосного УПЧ 6 подключен к входу дискриминатора 7, выходом которого является выход третьего перемножителя 29, подключенный через коммутатор 8 к входу первого ФНЧ 9. Таким обраи зом реализуется Фазовый детектор по схеме Костаса, необходимый для работы в условиях наличия в сигнале дополнительной Фазовой манипуляции (ФХ).Сигнал рассогласования с выхода первого ФНЧ 9 воздействует на управляемый опорный генератор 10 с целью устранения возникшего рассогласования через смеситель 1. При устойчивом слежении за Фазой происходит выделение и запоминание информации заложенной в дополнительной ФМ несущейОна 0-180 . Для этого введены анализатор 24, блок 23 выделения, мультиплексор 22, блок 21 хранения и делитель 20 частоты.Делитель 20 частоты формирует последовательность тактовых импульсов, совпадающих по времени с границами информационных символов в принимаемом сигнале. Это возможно благодаря тому, что практически во всех известных случаях длительность символа цифровой информации кратна длительности элементарного символа ПСП, а начало ПСП совпадает с началом строки или кадра информации, а следовательно, и с границей символа. Синхронность последовательности импульсов на выходе делителя 20 частоты с гра" ницами информационных символов обеспечивается тем, что импульсы появляются в момент его обнуления, а момент обнуления привязан,к началу ПСП сигналом начальной установки Формирователя 18, поступающим извне на вход установки начального состояния. КоэфФициент пересчета делителя 20 частоты равен отссошению длительности сим 44114вола информации к длительности элементарного символа ПСП.Установление устойчивого слеженияФиксируется анализатором 24 (Фиг.3),5алгоритм работы которого можно записать так:ц1 сода (ау сс)+ а 1(с)-д сп (а с(с)+ао , Ь.ссса 1 ас, с,илит1 оодд (ау(с-ддп(ду(с)Я 1 сас%, и,Огде Т - длительность информационногосимвола;11 - пороговое значение накоплеасо адния;1(С) - значение информационногосимвола (О или 1);20 Ь ос ,+)-Ч ;- Фаза несущей входного сигнала;(Г) - оценка рассогласования поФазе между входным сигналом25и сигналом с выхода управляемого опорного генератора.10;( - Фаза опорного генератора 3 1.Если накопление в левой части выражения оказывается больше, то наЗ 0 выходе анализатора 24 происходит изменение логического уровня напряженияс низкого на высокий. Этот сигнал является сигналом разрешения записи вблок 21 хранения и подается на его 35 управляющий вход, Блок 23 выделенияпредназначен для Формирования последовательности логических нулей и единиц, соответствующих бинарной цифровой информации, передающейся в Фазо вой манипуляции несущей сигнала. Наинформационный вход блока выделения23 подается сигнал с выхода второгоФПЧ 28.Алгоритм работы блока выделения 45 23 описывается выражениемтсоз(ыу(Е)+7 1 )с 1 Е ( О,Огде Т - длительность информационногосимвола;50 Ьс(1) - ошибка оценки рассогласования по Фазе между принимаемым сигналом и сигналом управляемого генератора.нулю, можно последовательно получить значения всех информапнонных симво-, лов, передающихся в информационном кадре, в виде последовательности логических уровней, синхронной с тактовой последовательностью, полученной на выходе делителя 20 частоты.Блок 21 хранения может быть выполнен, как показано на Фиг.2. Он служит 10 для запоминания последовательности символов, поступающих с блока 23 выделения, кадровой синхронизации и последующей циклической синхронной выдачи информации на опорный вход до нолнительного перемножителя 4.Цифровой сигнал на выходе блока 21 хранения, тактируемый импульсами, поступающими с делителя 20 частоты, точно воспроизводит информацию нере дающуюся в ФМПС сигнале, и совпадает с ней по времени. Дополнительный перемножитель 4, на опорный вход которого поступает этот сигнал, начинает работать как демодулятор, что при водит к полному восстановлению несущей входного сигнала после демодуляции ПСП в первых и втором перемножителях 3, 38 и 33. Это позволяет использовать для Фазового детектирования линейный Фазовый детектор, роль которого может выполнить одно плечо Фазового детектора, состоящее из первого перемножителя 25, Фаэовращателя 30, опорного генератора 31 и первого ФНЧ 27. Высокий уровень, поступающий35 со второго выхода блока 21 хранения на управляющий вход коммутатора 8, обеспечивает подключение выходы первого ФНЧ 27 через коммутатор 8 на 40 вход первого ФНЧ 9.При необходимости обновить информацию в регистре 36 извне подается кратковременный импульс на вход инвертора 4.45формула иэобре тения1. Следящий фильтр фазоманипулированного псевдослучайного сигнала, сддержащий последовательно соединенные первый перемножитель, блок весо" вого суммирования, узкополосный усилитель промежуточной частоты, дискриминатор Фазы, последовательно соединенные первый фильтр нижних частот 5 управляемый опорный генератор, смеси- тель и широкополосный усилитель промежуточной частоты, последовательно соединенные дискриминатор задержки, второй перемножитель, второй фильтр нижних частот, сумматор, управляемый тактовый генератор, Формирователь опорной псевдослучайной последовательности и блок регулируемой задержки, выходы которого подсоединены к соответствующим опорным входам дискриминатора задержки, а также масштабирующий усилитель, вход и выход которого подключены соответственно к выходу первого. фильтра нижних частот и второму входу сумматора, и управляющий блок, первый, второй и третий выходы которого подсоединены соответственно к первому и второму управляющим входам блока весового суммирования и управляющему входу блока регулируемой задержки, дополнительный выход Формирователя опорной псевдослучайной последовательности подсоединен к первому входу первого перемножителя, второй вход которого подключен к информационному входу дискриминатора задержки, вторые выходы которого подсоединены к соответствующим информационным входам блока весового суммирования, причем вход смесителя является входом следящего Фильтра, а дискриминатор Фазы содержит первый и второй перемножители, выходы которых подсоединены соответственно через первый и второй фильтры нижних частот к входам третьего перемножителя, первый вход первого перемножителя через Фаэовращатель объединен с первым входом второго перемножителя и под" ключен к выходу опорного генератора, объединенные вторые входы первого и второго перемножителей и выходы первого фильтра нижних частот, третьего перемножителя и второго Фильтра нижних частот являются соответственно входом и первым, вторым и третьим выходами дискриминатора Фазы, дискриминатор задержки содержит последовательно соединенные первый перемножитель, блок вычитания и узкополосный фильтр, а также второй перемножитель, выход которого подключен к второму входу блока вычитания, первые и объединенные вторые входы первого и вто" рого перемножителей являются соответственно опорными и информационным входами дискриминатора задержки, вы" ход узкополосного Фильтра и выходы первого и второго перемножителей являются соответственно первым и вторы 1394411ми выходами дискриминатора задержки, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные блок вьделения информационных символов, мультиплексор, блок хранения информации и дополнительный перемножитель, вход и выход которого подключены соответственно к выходу широкополосного усилителя промежуточной частоты и входу первого перемножителя, последовательно соединенные делитель частоты и анализатор захвата, выход которого подсоединен к управляющему входу блока хранения информации, а также коммутатор, первый и второй информационные входы которого подключе" ны соответственно к первому и второму выходам дискриминатора фазы, при этом 2 О , первый и трртий выходы дискриминатора ,фазы подсоединены соответственно к первому информационному входу анализатора захвата и объединенным второму информационному входу анализатора захвата и входу блока выделения информационных символов, тактовый вход которого объединен с тактовым входом блока хранения информации и подключен к выходу делителя частоты, установочный и счетный входы которого подключены соответственно к установочному входу формирователя опорной псевдослучайной последовательности и выходу управляемого тактового генератора, первый и второй выходы блока хранения 35 информации подсоединены соответственно к информационному входу мультиплексора и объединенным управляющим входам мультиплексора и коммутатора, выход которого подключен к входу первого фильтра нижних частот, выход узкополосного усилителя промежуточной частоты подсоединен к второму входу второго перемножителя, а дополнитель 45 ный выход управляющего блока подсоединен ко второму управляющему входу блока регулируемой задержки, причем установочный вход делителя частоты и вход сигнала смены информации блока хранения информации являются соответственно входом установки начального состояния и входом сигнала смены информации следящего фильтра,2. Фильтр по и. 1, о т л и ч а ю - щ и й с я тем, что блок хранения информации содержит последовательпосоединенные регистр сдвига и ключ,последовательно соединенные инвертор,элемент совпадения и элемент памяти,выход которого подсоединен к управляющему входу ключа, а также дешифратор, входы которого подключены к выходам соответствующих разрядов регистра сдвига, установочные входы которого подключены к выходу элементасовпадения, а выход дешифратора подсоединен к информационному входу элемента памяти, причем информационныйи тактовый входы регистра сдвига,второй вход элемента совпадения, входинвертора, выходы ключа и элементапамяти являются соответственно информационным, тактовым и управляющимвходами, входом сигнала смены информации и первым и вторым выходами блока хранения информации.3. фильтр по п.1, о т л и ч а ю -щ и й с я тем, что анализатор захвата содержит последовательно соедин энные первый перемножитель, блок вычитания, интегратор и пороговый блок,а также второй перемножитель, выходкоторого подсоединен к второму входублока вычитания, причем объединенныевходы первого перемножителя, объединены входы второго перемножителя,вход "Сброс" интегратора и выходпорогового блока являются соответственно первым и вторым информационными тактовым входами и выходом анализатора захвата, 4, Фильтр по п.1, о т л и ч а ю - щ и й с я тем, что блок вьделения информационных символов содержит последовательно соединенные интегратор, и пороговый блок, причем информационный вход, вход "Сброс" интегратора и выход порогового блока являются соответственно информационным и тактовым входами и выходом блока вьделения информационных символов.1394411 Составитель В.ОрловРедактор С,Патрушева Техред Л.Сердюкова рректор В.Ьутяга 37/5 Подписноомитета СССРоткрытий к 113045 дприятие Тираж 928 НИИПИ Государственного по делам иэобретений и 35, Москва, Ж, Раушс эводственно-полиграфическ город, ул. Проектная, 4