Формирователь импульсов

(51)5 Н 03 К 19/О АНИЕ ИЗОБРЕТЕНИ У СВИДЕТЕЛЬСТВУ ектронной тех. Гафаров и НОЗ 94, пиинтез принцементов на Ми связь, 198 ПУЛЬСО Ос ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) ФОРМИРОВАТЕЛЬ Изобретение относится к цифровой технике и может быть использовано в интегральных схемах устройств обработки ихранения информации для быстрого формирования выходных логических уровней приналичии емкостной нагрузки,. Цель изобретения - повышение быстродействия путем обеспечения предварительной установки в высокоимпедансномсостоянии.На чертеже приведена принципиальнаясхема формирователя.Формирователь импульсов содержитвыходной инвертор 1, блок 2 управления,и-канальные транзисторы 3-6, р-канальныетранзисторы 7-10, конденсаторы 11-13, инвертор 14, в выходном инверторе 1- и-канальный транзистор 15 и р-канальный транзистор16, а в блоке 2 управления - инвертор 17,элемент ИЛИ 18, и элемент ИЛИ-НЕ 19,Вход и выход инвертора 17 блока 2 управления соединены с соответствующимивходами элемента ИЛИ 18 и элемента ИЛИНЕ 19, другие входы которых и вход инвер(57) Изобретение относится к цифровой технике и может быть использовано в интегральных схемах устройств обработки и хранения информации для быстрого формирования выходных логических уровней при наличии емкостной нагрузки. Цель изобретения - повышение быстродействия путем обеспечения предварительной установки в высокоимпедансном состоянии. По сигналу предустановки на выходе формирователя устанавливается промежуточный уровень выходного напряжения, в связи с чем укорачивается процесс установления логического уровня при изменении информационного сигнала. 1 ил,тора 17 соединены с входными клеммами формирователя. Выходы элементов ИЛИ 18 и ИЛИ-НЕ 19 соединены с затворами и- и р-канальных транзисторов 15 и 16 выходного инвертора 1, истоки которых соединены с шиной питания и общей шиной, стоки - с выходной клеммой формирователя, входом инвертора 14 и стоками и- и р-канальных транзисторов 3 и.7, затворы которых соеди- р нены с выходом инвертора 14 и через конденсатор 13 с общей шиной, истоки - со стоками соответствующих и- и р-канальных О транзисторов 4 и 8, истоки которых соеди- ф нены со стоками р- и и-канальных транзисторов 9 и 5 и через конденсаторы 11 и 12 ъ соответственно с затворами р- и и-канальных транзисторов 16 и 15 выходного инвертора 1 ф и истоками р- и и-канальных транзисторов 9 и 5, затворы которых соединены с затворами соответствующих п и р-канальных транзисторов 4, 10 и 5, 6 соответственно и входными клеммами формирователя. Шина питания через р-канальный транзистор 10 соединена с шинами питания инвертора 14 и блока2 управления, другие ни, Г.твня которых через п-канальный транзистор 6 соединены с общей шиной,Формирователь импульсон работаеслеДующим Образом.При подаче сигналон высокого уровняна зэтноры транзистооов 5, 6 и 8 и вход иннертора 17 при низком уровне сигнала на ЗатВОрэх транзисторов 4, 910 нэ Выходах блока 2 управления уста нил Ва ются сгмтне - ствующие логические уровни, закрываюцие транзисторы 15 и 16 выходного лнверторэНа ВыхОДнОЙ клемме ормирователя третье состояние, ткрьты транзистоэы 59 разряда конденсаторов 11 и 1": Обратной связи л транзисторы 6 и 1 О.э конденсаторе 13 через инвертор 14 устанавливается логический уровень, противоположный том;, который сохраняется на выходе формирона8- ля благодаря значлтельной емкост ной нагрузки,Предположим, что на выходе был сформирован высокий логический уровень 0 вых =0 ип, ГОГДЭ КОНД.Сатор 13 раэряжеч. Из транзисторов 7 и Ооткрыт транзистор 7. Транзисторы 4 и 8 закрыты. Б режиме работы "Предустановка" зэкрынэется транзисторы 5, 6, 9 и 1 О л открываотся транзис., оры 4 и 8. Так кэк из трэнзисторон 7 иОткрыт только трэнзлстог 7, то гысокое ап;Зяжение с выхода через цепь обратной связи подается на затвор тргнзисарэ 15, Е начальньй момент переходногп Г,роцесса нг затворе транзистора 15 уста. Энллнаетс НЭПряжеНИЕ 0 ср=йи/1+С 2/Сп). Б р 83 ул Ь Гате открывается ныхсдной транзистор 5, Напряжениенавыходе формироватегя, а также и на затворе транзистора 15 понижается, Если будет ныполнено условие Сп/С 2=20 оп/(Оип 20 ип), где 0 вп поРогоное напряжение и-канального выходного ранзистора; С - суммарная парэзитная емкость на подложку, приведенная к затвору транзистора 15, то транзистор 15 закроется к моменту, когда на выходе формирователя установится нагряжение предустановки 0 =(Овых+О вых)/2 =" 0 иг;/2, ЕСли предустановке предшествовал на выходе фсрмирователя низкий логический уровень 0 "алых:=- (: В, то предустановка будет проходи;ь за счет обратной связи через цепь: тразисторь ",. и 4, конденсатор 11. Для того, чтобььход ное напряжение также у:тэнанлиналось ве - ЛИЧИНОЙ 0 ип/2, ДОЛЖНО НЬ ГОЛНЯтЬСЯ УСЛОН 8 Сп/С 1=20 ор 0 пп,."1 Где 0 ор-ороговое но пряжение р-канального выходного транз.стора 1, С 1 суммаоная Г:Рразитэя 8 кст; На ОДЛОНКУ, ПРИВВЦЗННЭЯ К ЗЭТВОУ " зистОра 1. Посла проведения предустановки выходного напряжения восстанавливаютсяисходные значения лОГич 8 ских уровнеЙ нэходах управления предустановкой формиронатея, Окончательное формирование лоГических уроВней 0 или 1 на Выходеформлронэтеля В соОтветствии со значени" ам входного информационного сигнала на Г входах элемента ИЛИ - НЕ 18 и инвертора 17блока,управления сопровождаешься уменьшенным вдвое перепадом напряжения, а вместе с тем и временем переключения,Формула изобретения Формирователь импу 1 ьсов, сОдержэнИ блок управления, Выходной инвертор, первый и Ворой р-канальны 8 трэзисторы, первыйл Ворой и-кэнэльнь 8 трэнзисторь, В блоке угрэнления - инверторэлемент ИЛИ и элемент ИЛИ - НЕ, вход инвертора и первый вход злемейта ИЛИ - НЕ блока управления соедлнень с первой входной клеммой формирователя, выход инвертора соединен с первым Входом элемента ИЛИ,второй Вход эгемента ИЛИ и Второл вход элемен.,а ИЛИ- НЕ сов пинены с Второй выходной клеммой формирователя, ныходэлементэ ИЛИ и выход элемента ИЛИ - НЕ блока упранленля соединены соответственно с затворами р- и и-канальных транзисторон выходного инвертора, истоки которых соединены с иной плтания и Общ 8 Й шиной, а стоки - с выходной клеммой формирователя и стоками первый р- и и-канальных транзистооон, затнорь которых соедлнены, а истоки со 8 динены сО стокамл Вторых р" и и-канальных транзисторов соответственно,о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия путем обеспечения предварительной установки В ВЫСОКО 4 О импедансном состоянии, в него Введецытретлй и четнертый р-канальные транзисТоры и третий и четвертый и-канальные т.ранзисторы, инвертор, первый, второй итретий конденсаторы, лсток второго р-канального 45, транзистора саедлнен со стоком третьегои-канального транзистора и через первый конденсатор - с затвором и-канальноготранзистора выходного инвертора и истоком третье.о и-каального транзлстора, затвор которого соединен с затвором второго р-каналы;ого транзистора, третьей входной клеммой формирователя и затвором четнер- ОГО и-каального транзистора, истОк и стОк которгго соединен ы с общей шиной и первой шиной питалля блока управления и инвертора, исток ВтОроО и-канэльнОГО транзистора сое" динан со стоком третьего р-канальноготранзистора и через второй конденсатор -сзатвором р-канального транзистора выход 6 ного пнверторэ и стоком третьего р-канэльо 1 дф Составитель В. БутинТехред М,Моргентал Редактор А,Тираж 443 Подписноеенного комитета по изобрете:л.ям и открыт.Н 1 ССС. Госдарс дственно-издательский комбинат "патент", г. Ужгород, ул. Гагарина,О ного транзистора, затвор которого соединен с затвором второго и-канального транзистора, четвертой входной клеммой формирователя и затвором четвертого р-канального транзистора, исток ч сток которого соединены с шиной питания и второй ш .но 4 питания блока т 1 павлс 1;.:я .", ", ивер тора, вход кбгорого сэзднне с выходной клемьо формирователя в;ход инвертора соединен с затвораыи пер. ы; р - и и-каналь ных транзисторов.,: через тсетий кокценся тор с об,:.:ей шиной.