Модуль запоминающего устройства на цилиндрических магнитных доменах

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИЕСПУБЛИК 74257 А 1 11 С 1114 ОСУДАРСТВЕННЫИ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯРИ ГКНТ СССР;."флр ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ек/ ЕГО УСТИХ МАГ(21) 4622425/24(71) Омский политехнический институт(56) Элементы и устройства на цилиндричских магнитных доменах; СправочниА,М.Болбашов, Ф.В.Лисовский, В.К,Раевдр, Под ред. Н,Н.Евтихиева, Б.Н.Наумова.М.; Радио и связь, 1987, с.357, рис.33.2.Заявка Японии М 58-56178,кл, 6 11 С 11/14, 1983,(54) МОДУЛЬ ЗАПОМИНАЮЩРОЙСТВА НА ЦИЛИНДРИЧЕСКНИТНЫХ ДОМЕНАХ(57) Изобретение относится к вычислителной технике и может быть использовано прпостроении запоминающих устройств (3 на цилиндрических магнитных доменах (ЦМД). Целью изобретения является повышение быстродействия за счет увеличения частоты последовательного потока разрядов на выходе модуля. Модуль ЗУ на ЦМД содержит накопители 1 - 4 первой группы, накопители 5 - 8 второй группы, общие цепи 9,10 генерации доменов накопителей соответственно первой и второй групп, раздельные элементы 11,12 считывания четных и нечетных разрядов накопителей первой группы, раздельные элементы 13.14 считывания четных и нечетных разрядов накопителей второй группы, усилители 15,16 Я считывания соответственно первой и второй групп, компараторы 17,18 соответственно первой и второй групп и мультиплексор 19. В предложенном модуле ЗУ на ЦМД достигается режим ускоренного вывода информации последовательным потоком, 1 ил,10 20 25 30 35 40 50 Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств (ЗУ) на цилиндрических магнитных доменах (ЦМД),Целью изобретения является повышение быстродействия за счет увеличения частоты последовательного потока разрядов на выходе модуля.На чертеже приведена структурная схема модуля ЗУ на ЦМД.Модуль ЗУ на ЦМД содержит. накопители 1 - 4 первой группы, накопители 5 - 8 второй группы, общие цепи 9, 10 генерации доменов накопителей первой и второй групп соответственно, раздельные элементы 11, 12 считывания четных и нечетных разрядов накопителей первой группы, раздельные элементы 13, 14 считывания четных и нечетных разрядов накопителей второй группы, усилители 15, 16 считывания первой и второй групп соответственно, компараторы 17, 18 первой и второй групп соответственно и мультиплексор 19,На чертеже показаны также первая 20, вторая 21 и третья 22 шины питания и информационный выход 23 модуля ЗУ на ЦМД,. Модуль ЗУ на ЦМД работает следующим образом.При записи информации осуществляется последовательный запуск накопителей 1-4 первой группы с интервалом в четверть периода поля управления, Подачей импульса тока генерации в цепь 9 в накопитель 1 заносится первый бит в четную группу регистров хранения, через 1/4 часть периода аналогичным образом в накопитель 2 заносится следующий бит, еще через четверть периода подачей импульса тока генерации третий бит входной последовательности записывается в накопитель 3, а в следующую четверть периода заносится очередной бит в накопитель 4. Таким образом, за один период поля управления в четную группу регистров каждого иэ накопителей первой группы записывается по одному биту, Во втором периоде поля управления за счет подачи импульсов тока гейерации в цепь 9 с интервалом, равным 1/4 части периода поля управления, в нечетную группу регистров каждого из накопителей первой группы заносится очередная тетрада разрядов входной последовательности.Для осуществления записи в накопители 5-8 второй группы необходимо повторить указанные выше операции, предварительно осуществив последовательный запуск накопителей второй группы с интервалом, равным 1/4 части периода поля управления. В данной процедуре записи участвуют накопители первой или второй группы, обеспечивая ввод четырех битов за один период поля управления,При считывании осуществляется последовательный запуск накопителей первой группы, причем интервал между началом запуска пар накопителей равен 1/4 части периода поля управления. Первый бит выводится из четной группы регистров хранения накопителя 1 через элемент 11 считывания и поступает на дифференциальный вход усилителя 15 считывания и далее на вход компаратора 17 первой группы и мультиплексор 19. Через 1/4 часть периода поля управления из накопителя 2 выводится следующий бит, через соответствующий усилитель 15 считывания поступает на инверсный вход компаратора 17 первой группы и далее на вход мультиплексора 19, Аналогичным образом через четверть периода из накопителя 3 считывается третий бит и еще через четверть периода - четвертый бит из накопителя 4. В следующем периоде поля управления последовательно из нечетной группы регистров хранения накопителей 1-4 первой группы выводятся очередные четыре бита через элементы 12 считывания, поступают на дифференциальные входы усилителей 16 считывания второй группы и далее на входы компараторов 18 второй группы и мультиплексор 19.При считывании информации из накопителей второй группы осуществляется их последовательный запуск с интервалом,равным четверти периода поля управления Далее происходит считывание информации из накопителей второй группы, описанным выше способом осуществляется режим считывания четырех разрядов за период поля управления.Для вывода информации из каждой пары взаимосвязанных накопителей первой и второй групп используются один усилитель считывания и один компаратор соответственно для четных и нечетных разрядов.В режиме ускоренного обмена осуществляются запись и считывание восьми битов за один период поля управления,Для записи восьми битов в течение периода поля управления в цепи 9, 10 генерации доменов необходимо подать импульсы тока, соответствующие входной информационной последовательности. При этом моменты начального запуска взаимосвязанных пар накопителей первой и второй групп должны отстоять один от другого на половину периода поля управления, а моменты последовательного запуска1674257 Составитель В,ТопорковРедактор А,Маковская Техред М.Моргентал Корректор В.Гирня Заказ 2929 Тираж 327 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 накопителей в первой и второй группах - начетверть периода поля управления,При считывании информации на выходе23 мультиплексора 19 образуется последовательный поток разрядов, соответствующий передаче восьми битов за один период 5поля управления. При этом нечетные битывыходной последовательности считываются из нечетных (либо четных) групп регистров хранения накопителей первой группы ичетных (либо нечетных) групп регистров хранения накопителей второй группы. 4 етныебиты выходной последовательности считываются из четных (либо нечетных) групп регистров хранения накопителей первойгруппы и нечетных (либо четных) групп регистров хранения второй группы, Возможны две последовательности считываемыхбитов (первая цифра обозначает номер накопителя, вторая в скобках - группу регистров хранения или четный или нечетный 20соответственно элемент считывания):1(1), 7(1 1), 2(1), 8( ), 3, 5(1 ), 4(1), 6(1 );1(1 1), 7(1), 2(1 ), 8, 3( ), 5, 4(1 1), 6.Таким образом, в предложенном модуле ЗУ на ЦМД достигается режим ускоренного вывода информациипоследовательным потоком,Формула изобретенияМодуль запоминающего устройства нацилиндрических магнитных доменах, содержащий две группы накопителей, причем накопители первой и накопители второй групп соответственно имеют общие цепи генерации доменов, являющиеся информационными входами модуля, и раздельные элементы считывания четных и нечетных разрядов, общий вывод раздельных элементов считывания четных и нечетных разрядов накопителей первой группы соединен с первой шиной питания, а общий вывод раздельных элементов считывания четных и нечетных разрядов накопителей второй группы подключен к второй шине питания, раздельные выводы элементов считывания четных и нечетных разрядов пар накопителей соответственно первой и второй групп соединены в мостовые схемы, в диагонали которых включены усилители считывания первой и второй групп соответственно, о т - личающийся тем,что,сцельюповышения быстродействия за счет увеличения частоты последовательного потока разрядов на выходе модуля, в модуль введены первая и вторая группы компараторов, число которых равно числу усилителей считывания, и мультиплексор, выход которого является информационным выходом модуля, а входы соединены с выходами компараторов первой и второй групп, инверсные входы которых подключены к выходам усилителей считывания соответственно первой и второй групп, а прямые входы компараторов соединены с третьей шиной питания.