Элемент с тремя состояниями

,51) Н 03 К 19/094 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ(46) 30.05.91, Бюл. У 20 (71) Ленинградское производственное объединение "Электронприбор"(56) Авторское свидетельство СССР В 725235 кпе Н 03 К 19/08 1980 (54) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ ,(57) Изобретение относится к микроэлектронике и может быть использовано в интегральных схемах на базе сКМДП-технологии. Цель изобретения- повышение надежности устройства, Это достигается путем устранения аиЯОии 1653151 А 1 2параэитного тиристорного эффекта. Элемент содержит р-канальные 1 - 4 и и-канальные 5 - 8 МДП-транзисторы, шину 9 питания, шину 11 выходного сигнала, шину 12 управляющего сигнала, шины прямого 15 и инверсного 16 входных сигналов, клемму 19 источника смещения подложки, конденсаторы 17 и 18. Введение шины 16, п-канальных МДП-транзисторов 13 и 14 и конденсаторов 17 и 18 позволяет осуществлять заряд шины 11 через МДП-транзистор 6. В результате шина 1 1 связана только с и -областями транзисторов 5 и 6, что исключает возмож ность возникновения параэитного тири. сторного эффекта в этом узле, 1 ил.Изобретение относится к микроэлектронике и может быть использовано винтегральных схемах (ИС) на базе"КМДП-технологии.Цель изобретения - повышение надежности устройства за счет устранения параэитного тиристорного эффекта и уменьшение ппощади, занимаемой элементом на кристалле ИС.На чертеже представлена схемапредложенного элемента с тремя состояниями вЭлемент содержит четыре р-канальных 1 - 4 и четыре и-канальных 5 - 8транзистора, истоки транзисторов 1 и2 соединены с ниной 9 источника питания, истоки транзисторов 5, 7 и 8соединены с общей шиной 10, стоктранзистора 6 соединен с шиной 9источника питания, его исток - состоком транзистора 5 и с шиной 11 выходного сигнала, а затвор - со стоками транзисторов 3 и 7 затвортранзистора 5 соединен со стокамитранзисторов 4 и 8, затворы транзисторов 1 и 2 подключены к шине 12управляющего сигнала и истокам транзисторов 3 и 4, сток транзистора 1соединен с затворами транзисторов 3и 7 и стоком пятого и-канальноготранзистора 13, сток транзистора 2соединен с затворами транзисторов 4и 8 и стоком шестого и-канальноготранзистора 14, затворы и истокитранзисторов 13 и 14 перекрестносоединены и подключены к шинам прямого 15 и инверсного 16 входных сигналов, конденсатор 17 включен междуистоком и затвором транзистора 3,конденсатор 18 - между истоком и затвором транзистора 4, подложки р-канальных транзисторов 14 подключены .к клемме 19 источника смещенияподложки.Схема работает следующим образом.В режиме подготовки (восстановле"ния) шины прямого 15 и инверсного 16входных сигналов заряжены до величины напряжения источника питания (Е).На шине 12 управляющего сигналапотенциал общей шины 10. Затворы рканальных транзисторов 3 и 4 и иканальных транзисторов 7 и 8 заряженыдо напряжения Е через открытие р-канальные транзисторы 1 и 2. При этомр-канальные транзисторы 3 и 4 закрьгты а и-канальные 7 и 8 открыты изатворы выходных и-канальных транзисторов 5 и 6 разряжены до потенциала общей шины 10. Шина 11 выходного сигнала находится в состояниис высоким импедансом,После установления логическихуровней напряжения на шинах 15 и 16соответствующие уровни устанавливаются на затворах транзисторов 3и 7, 4 и 8. Пусть, например, на шине15 прямого входного сигнала установился уровень "0", тогда на шине 16инверсного входного сигнала - уровень"1". Соответственно на затворах транзисторов 3 и 7 также установитсяуровень "0", а на затворах транзисторов 4 и 8 - уровень "1". При этоми-канальные транзисторы 13 и 8 и рканальный транзистор 3 оказываютсяоткрытыми, а и-канальные транзисторы14 и 7 и р-канальный транзистор 4 -закрытыми. После этого на шине 12управляющего сигнала появляется высокий уровень напряжения (примерно 25 равный удвоенному напряжению питания). р-Канальные транзисторы 1 и 2закрываются, высокое напряжениечерез открытый р-канальный транзистор 3 поступает на затвор п-канального транзистора 6, открывая егои на шине 11 появляется напряжениеисточника питания. р-Канальныйтранзистор 4 остается закрытым, не смотря на высокий потенциал его истока, так как одновременно повышается потенциал его затвора через емкостную связь, осуществляемую конденсатором 18.Транзисторы 1 и 2 необходимы дляобеспечения в режиме восстановленияполного напряжения питания в соответствующих узлах. Без этих транзисторов напряжение на затворахтранзисторов 3 и 7, 4 и б.составилобы Еп - Ч-, где Еп - напряжениеисточника питания, а Ч - пороговое .напряжение транзисторов 13 и 14.Пониженное исходное напряжение назатворах транзисторов, 3 и 7, 4 и 8привело бы к необходимости увеличения емкости конденсаторов 17 и 18для обеспечения надежного запираниятранзисторов 3 или 4 в рабочемрежиме.В случаях же использования вкачесте конденсаторов 17 и 18 "бикапов" (если технология не позволяеформировать слой диффузии под поликремниевой обкладкой конденсатора)О 5 20 25 30 пониженного напряжения может не хватить для нормальной передачи перепада напряжения на шине 12 в узлы затворов транзисторов 3 и 7, 4 и 8.Уровень "О" на одной из групп затворов транзисторов 3 и 7 или 4 и 8 врабочем режиме обеспечивается выборомсоотношения между крутизной транзисторов 1 и 13, а также 2 и 14.Переход в третье состояние происходит при одновременном сбросе потенциала управляющей шины 12 до потенциала общей шины и установлениивысокого уровня напряжения на входных шинах 15 и 16.Транзисторы 13 и 14 в рабочемрежиме выполняют функции, аналогичные функциям проходных (отсекающих)транзисторов в динамических повторителях. Они позволяют уменьшить емкость узла, в который производитсяемкостная передача, отсекая этот узелот значительной емкости входной шины ипозволяя тем самым уменьшить величину передающего конденсатора,Одновременно с помощью транзисторов 13 и 14 достигается и втораяцель - отделение КИОП узлов формирователей входных сигналов от узловзатворов транзисторов 3 и 7, 4 и 8,в одном иэ которых в рабочем режиме формируется напряжение выше напряжения питания. В противном случаеповышенное напряжение, попадая настоки р-канальных транзисторов КМОП35узлов формирователей входных сигналов, вызывает паразитное открываниеэтих транзисторов.Подложки всех р-канальных транзисторов подключены к выходу встроенного генератора смещения подложки(используемому для защиты БИС от паразитных эффектов), который вирабатывает напряжение вышее, чем напряжениепитания, достаточное для запираниядиодов подложка - сток (или исток).р-канальных транзисторов при подачеуправляющего сигнала по шине 12.Возможно также подключение подложекр-канальных транзисторов к внешнемуисточнику смещения подложки.Как видно из сказанного, шина 11выходного сигнала связана только спП областями и-канальных транзисто 55ров 5 и 6, что исключает возможностьвозникновения паразитного тиристорного эффекта в этом узле и повышает надежность ИС,Кроме того, появляется возможностьобъединения истоковой и областитранзистора б со стоковой и" областью,транзистора 5 при топологической реализации элемента с тремя состояниямии, соответственно, уменьшения приэтом площади, занимаемой элементомна кристалле ИС.Формула изобретенияЭлемент с тремя состояниями, содержащий по четыре р-канальных ии-канальных транзистора, шины прямоговходного, выходного и управляющегосигналов и шины источника питания,причем истоки первого и второго рканальных транзисторов соединены сшиной питания, истоки первого, третьего и четвертого и-канальных транзисторов - с общей шиной, а стокпервого и-канального транзистора -с выходной шиной, о т л и ч а ю -щ и й с я тем, что, с целью повыше ния надежности и уменьшения площади,занимаемой элементом на кристалле интегральной схемы, в него введенышина инверсного входного сигнала,пятый и шестой п-канальные транзисторы и два конденсатора, причем стоквторого и-канального транзистора соединен с шиной питания, его истокс выходной шиной, а затвор - со стбками третьих р- и и-канальных транзисторов, затвор первого и-канальноготранзистора соединен со стоками четвертых р- и и-канальных транзисторов,затворы первого и второго р-канальных транзисторов подключены к шинеуправляющих сигналов и истокам третьего и четвертого р-канальных транзисторов, сток первого р-канальноготранзистора соединен с затворами третьих р- и и-канальных транзисторов истоком пятого и-канального транзйстора, сток второго р-канального транзистора соединен с затворами четвертых р- и и-канальных транзисторови стоком шестого и-канального транзистора, затворы и истоки пятого ишестого и-канальных транзисторов перекрестно соединены и подключены кшинам прямого и инверсного входныхсигналов, первый и второй конденсаторы включены между истоками и затворами третьего и четвертого р-канальных транзисторов соответственно, аподложки р-канальных транзисторовподключены к клемме источника смещения подложки,