Устройство для формирования переносов

Номер патента: 883914

Опубликовано: 23.11.1981

Авторы: Кедо, Ульянов

МПК: G06F 17/15

Метки: времени, задержки, корреляционное

...И 15, выход элемента И 14 соединен с первым входом (входом сложения) реверсивного счетчика 7 канала 1, а выход элемента И 15 - со вторым входом (входом вычитания) реверсивного счетчика 7 канала 2.Устройство работает следующимобразом.С включением в работу производится начальная установка реверсивногосчетчика 7 канала 1, соответствующаяминимально возможному значению задержки, число, записанное в старшихразрядах 9 реверсивного счетчика 7,коммутирует с .регистра 3 соответствующую ячейку, аналогичным образомв канале 2 устанавливается максималь-но возможное значение задержки.На входы регистров 3 обоих каналов и преобразователей 5 подаютсясоответственно опорный и исходныйсигналы. При этом на выходах преобразователя 5 в каждом канале...

Номер патента: 940155

Опубликовано: 30.06.1982

Автор: Аристов

МПК: G06F 7/544

Метки: вычисления, функций, элементарных

...с третьими входами второго и третьего элементов И, четвертым выходом блока и тактирующими входами первого и второго триггеров.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока нормализации числа; на фиг. 3 - схема блока управления.Устройство содержит первый 1, второй 2, третий 3, четвертый М и пятый 5 регистры, первый 6 и второй 7 блоки сдвига, блок 8 памяти, первый 9, второй 10, третий 11, четвертый 12 и пятый 13 сумматоры, блок 14 управления, счетчик 15 и блок 16 анализа состояния, состоящий из регистра 17 кода операций, дешифратора 18 и блока 19 нормализации числа. Первый, второй и третий выходы блока 19 нормализации7 9401 числа соединены соответственно с адресным, знаковым и управляющим выходами...

Номер патента: 1162377

Опубликовано: 15.06.1985

Авторы: Даниель, Жак, Жан-Луи, Жан-Пьер

МПК: G06F 9/36

Метки: адрес, адреса, виртуального, преобразования, реальный

...содержит блок 9, в котором . 30находится таблица Индикаторов подтверждения по отношению к функциональной группе в процессе выполне-ния дескрипторов сегментов, содержащихся в базовых регистрах, и блок 10 23управления доступом к центральной.памяти, позволяющий упРавлять либонормальным доступом,либо предвари .тельным доступом к таблице дескрип"торов сегмейтов, эа которым следует Зонормальный доступ в зависимости оттого, присутствует или нет в базовыхрегистрах дескриптор сегмента, опре"деленный в команде в процессе еевыполнения. сВиртуальный адрес поступает отодного из регистров 11 виртуаль-.ного адреса 11, находящегося вцентральном блоке. Этот регистр со"держит номер сегмента в процессевыполнения (двоичные элементы 8 а.-8)и смещение...

Номер патента: 1242964

Опубликовано: 07.07.1986

Авторы: Вийлуп, Убар, Эвартсон

МПК: G06F 11/26

Метки: синхронных, узлов, цифровых

...в виде микропрограммы,хранимой в ПЗУ 41,Устройство работает следующим образом,С помощью блока 1 запускается блок 7, использующий описание контролиру емого узла в виде альтернативных графов. Генерирование. тестовых входных наборов сведено к процессу движения па определенным путям на графах, хранимых в блоке памяти 8, так, чтобы при прохождении каждой вершины графа находилось значение некоторой переменной контролируемого узла и определялось направление дальнейшего движения. Согласно содержанию регистра 12 блок 7 под управлением блока 1 производит чтение из блока 8 в регистр 14 слова содержащего информацию об очередной вершине на текущем пути графа: адреса для последователей данной вершины (для блока 8) и адрес переменной, присвоенной для...

Номер патента: 1260968

Опубликовано: 30.09.1986

Авторы: Голованов, Ковнир, Козловский, Куприн, Федулов

МПК: G06F 13/00

Метки: группой, периферийных, процессора, процессоров, сопряжения, центрального

...виде последовательного кода записываются в первый или второй блок .5или 6 памяти в зависимости от состояния П-триггера Ъ, которое задаетсяцентральным процессором 1, причем ЗОинформация раскладывается в памятипо зонам, закрепленным эа периферийными процессорами 14 и 15 с помощьюпервого счетчика 3. Такое построениесхемы записи в память позволяет Формировать последовательный код централизован для всех процессоров. процессорами из зоны памяти выбранной вторым счетчиком 7,Применение предлагаемого устройства позволяет осуществлять одновременную передачу данных от центрального процессора к нескольким периферийным процессорам по езависимымканалам связи, обладающим повышеннойпомехозащищенностью за счет веденияпередачи информации последовательным...