Микропрограммное устройство управления

СОЮЗ СОВЕТСНИКСОЦИАЛИСТИЧ ЕСНРЕСПУБЛИН А 1 6 Е 9/22 11/00 БЕННЫЙ КОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ГОСУД ПО ДЕ ЕТ ПИСАНИЕ СВИДЕТЕЛЬ ВТОР(56) Авторское свидетельство СССРУ 646333, кл. С 06 Г 9/22, 1979,Авторское свидетельство СССРУ 938283, кл. С 06 Г 9/22, 1982. ении отказоуОльзования ид торых по ны оди зации ейку с реэер было оаписа вычис ОТНОСИТ щую я памят торым ыть исйства уп ике и можетачестве устрповышенной ежно с б ышениева заустрой ени вости устройся устойчивост ром ци(57) Изобретелительной техпользовано вравления ЦВМтью, Цель изоотказоустойчисчет повышени АММНОЕ УСТРОЙСТВО УП ства к сбоям и отказам в ячейкахблоков памяти микрокоманд, В устройство введены два блока памяти номеров отказавших сегментов, коммутаторошибки, два коммутатора записи, двегруппы коммутаторов обращений, двадешифратора, два шифратора, два мультиплексора, два элемента ИЛИ, дваблока памяти резервных, сегментов.Сущность изобретения состоит в повыстоичивости эа счет исентичных блоков памяти одним и тем же адресам аковые микрокоманды, аписи в соответствую- ответствующего блока ных сегментов кода, коществлено замещение о з сегментов микрокоманды,в кото-,шо обнаружено искажение инфорсегмента. 5 ил.17 1275 пами,информационных входов соответственно первого и второго блоков коммутации, четвертые группы выходов которых соединены с первыми группами входов соответственно первого и вто-, рого мультиплексоров логических условий, выходы модифицируемого разряда второй группы выходов Первого и второго блоков коммутации соединены с вторыми входами соответственно перво О го и второго мультиплексоров логических условий, группа входов логических условий устройства соединена с третьими группами информационных входов первого и второго мультиплексо ров логических условий, выходы которых соединены с входами модифицируемых разрядов соответственно группы информационных входов второго регистра адреса и второй группы информа ционных входов первого коммутатора адреса, первая, вторая и четвертая группы выходов первого и второго блоков коммутации соединены с входами седьмой группы входов соответственно 25 второго и первого блоков коммутации, выходы первого и второго шифраторов соединены с группами информационных входов соответственно первого и второго блоков памяти номеров отказав- ЗО ших сегментов, выходы которых соединены соответственно с входами первого и второго дешифраторов, выходы первого и второго дешифраторов соединены с вторыми входами элементов35 И соответственно первой и второй групп элементов И, выходы первого и второго элементов ИЛИ соединены с третьими входами соответственно 442 181 второго и первого коммутаторов записи, выходы первого и второго коммутаторов записи соединены с входами записи блоков оперативной памяти соответственно первого и второго блоков памяти резервных сегментов и блоков памяти номеров отказавших сегментов, выходы четвертого и пятого элементов ИЛИ соединены соответственно с вторыми входами первого и второго элемен- тов И, выходы которых соединены с управляющими входами соответственно второго и третьего коммутаторов адре" са и с первым и вторым входами третьего элемента ИЛИ, группы выходов первого и второго регистров адресасоединены с вторыми входами группы информационных входов соответственнртретьего и второго коммутаторов адреса, выход элемента задержки соединен с управляющим входом коммутатораошибки, выход которого является выходом ошибки устройства и соединен с первым входом шестого элемента ИЛИ, выходы полей меток конца команды первого и второго регистров микро- операций соединены соответственно с первым и Вторым входами седьмого элемента ИЛИ, выход которого соединенс управляющим входом первого коммутатора адреса, выход метки конца работы коммутатора микроопераций соединен с вторым входом шестого элемента ИЛИ, выход которого соединен с нулевым входом триггера, выходы четвертого и пятого элементов ИЛИ являются соответственно первым и вторым выходами неисправности устрой"ства..Дербак Техред И.Кадар. акт Заказ 6562/ Подписноеного комитета СССРений и открытий5, Раушская наб., д 4/5 едприятие, г,ужгор ес ул.Проектна Тираж 671 ВНИИПИ Государств по делам изобр 113035, Москва, ЖИзобретение относится к вычислительной технике и может быть использовано в качестве устройства управления цифровых вычислительных машин с повышенной надежностью.Цель изобретения - повышение отказоустойчивости устройства за счет повышения устойчивости устройства к сбоям и отказам в ячейках блоков памяти.микрокоманд. 5 10 15 20 25 30 35 Ю 45 50 55 Цель достигается эа счет использования идентичных блоков памяти, в которых по одним и тем же адресам записаны одинаковые микрокоманды, причем каждый из блоков памяти разбит на о независимых секций, благодаря чему каждая микрокоманда разделяется на о сегментов, каждый иэ которых подвергается контролю; организации записи в соответствующую ячейку соответствующего блока памяти резервных сегментов кода, которым было осущест,влено замещение одного иэ сегментов микрокоманды, в котором было обнаружено искажение информации (отказ) сегмента; использования информации, записанной в сегменте, микрокоманды, которой был забракован при последнем (после установки устройства в исходное состояние) обращении к этой микрокоманде, при условии, что при данном обращении к ней искажения в этом сегменте не обнаружено; организации смены информации, записанной в 1-й ячейке блока памяти резервных сегментов при несоответствии номера сегмента, код которого записан в ней, ни одному иэ номеров сегментов 1-й микрокоманды, в которых при данном обращении к ней зафиксировано искажение информации; организации перезаписи информации в 1-й ячейке блока памяти резервных сегментов при обнаружении в ней искажений информации; обеспечения на этой основе восстановления работоспособности устройства при наличии искажения в 1-м сегменте2-й микрокоманды первого (второго)блока памяти микрокоманд путем его замещения: кодом сегмента, записанным в 2-й ячейке соответствующего первого (второго) блока памяти резервных сегментов при,отсутствии факта обнаружения искажений информации в ней и соответствии его номера -номеру 3-сегмента, в котором обнаружено искажение информации для всех 1 где 1 = 1,ц и 1 = 1,ц, а также кодом соответствующего )-го сегмента 1-й микрокоманды второго (первого) блока памяти микрокоманд, а при обнаружении искажения информации в нем - кодом 1-го сегмента, записанным в 2-й ячейке соответствующего этому блоку памяти микрокоманд второго (первого) блока памяти резервных сегментов при условии, что д = 1 и отсутствии в ней искажения информации,Это позволяет существенно расширить множество неисправностей, при которых. устройство сохраняет свою ра- ботоспособность.На фиг.1 представлена функциональная схема. устройства; на фиг. 2 функциональная схема блока памяти микрокоманд; на фиг.3 - функциональная схема блока памяти резервного сегмента; на фиг.4 - функциональная схема блока коммутации; на фиг.5 временная диаграмма работы устройства.Устройство (фиг.1) содержит первый 1 и второй 2 блоки памяти микрокоманд, первый 3 и второй 4 блоки памяти резервных сегментов, первый 5 и второй 6 блоки памяти номеров отказавших сегментов, первый 7 и второй 8 блоки коммутации, первый коммутатор 9 адреса, коммутатор 10 микроопера" ,ций, первая 11 и вторая 12 группы коммутаторов обращений, второй 13 и первый 14 коммутаторы записи, второй 15 и третий 16 коммутаторы адреса, коммутатор 17 ошибки, первый 18 и второй 19 регистры адреса, первый 20 и второй 21 регистры микроопераций с полями 20.1 и 21.1 меток конца команды и с полями 20.2 и 21.2 микроопераций, первый 22 и второй 23 дешифраторы, первый 24 и второй 25 шифраторы, генератор 26 тактовых импульсов, триггер 27, первый 28 и второй 29 мультиплексоры логических условий, первый 30 и второй 31 элементы И, первый 32 и второй 33 блоки элемен тов И, первый 34, второй 35четвертый 36, пятый 37, шестой 38, седьмой 39 и третий 40 элементы ИЛИ, элемент 41 задержки, группу входов 42 логических условий, группу входов микро" операций 43 и вход 44 пуска устройства, первый 45 и второй 46 выходы неисправности устройства, группу выходов 47 микроопераций и выход 48 ошибки устройства, выход 49 элемента 41 задержки, группы выходов 50 и 513 1275442 4соответственно второго 15 и третьего16 коммутаторов адреса, группы информационных выходов 52 и 53 соответ-.ственно первого 5 и второго 6 блоковпамяти номеров отказавших сегментов,выходы 54 и 5.". неисправности соответственно пер.=.ого 3 и второго 4 блоковпамяти резервных сегментов, группыинформационных выходов 56 и 57 этихблоков, группы выходов 58 и 59 неис 1 Оправностей соответственно первого 1и второго 2 блоков памяти микрокоманд, группы информационных выходов60 и 61 блоков 1 и 2 соответственно,группы выходов 62 и 63 первого 32 и 5второго 33 блоков элементов И соответственно, группы выходов 64 и 65 соответственно первой 11 и второй 12группы коммутаторов обращений, вьход66 элемента ИЛИ 38, группы выходов67 и 68 соответственно первого 24 ивторого 25 приоритетных шифраторов,выходы 69 и 70 соответственно первого 34 и второго 35 элементов ИЛИ,третьи 7 1 и 72, первые 73 и 74, вторые 75 и 76, четвертые 77 и 78 груп-"пы выходов соответственно первого 7и второго 8 блоков коммутации, выход79 метки конца работы группы выходовкоммутатора 10 микроопераций, выходы80 и 81 модифицируемого разряда второй группы выходов соответственнопервого 7 и второго 8 блоков коммутации, выходы 82 и 83 первого 28 и второго 29 мультиплексоров логическихусловий соответственно, седьмые группы входов 84 и 85 соответственно первого 7 и второго 8 блоков коммутации,первый 86, третий 87 и второй 88 выходы генератора 26 тактовых импуль,сов, выходы 89 и 90 соответственновторого 13 и первого 14 коммутаторов записи, выходы 91 и 92 первого18 и второго 19 регистров адреса соответственно.Блок 1 (2) памяти микрокоманд(Фиг.2) содержит группу статическихзапоминающих устройств 93(94), группу сумматоров 95(96) по модулю два,адресный вход 50(51) блока, группу50информационных выходов 60(61) и группу выходов 58(59) неисправностейблока. Блок 3(4) (фиг. 3) содержит оперативное запоминающее устройство 97(98)5 и сумматор 99(100) по модулю два.Блок 7(8) (фиг. 4) содержит преобразователь 101 кодов, коммутатор 102 или 103 выделения, группу 104 коммутаторов 105 - 105 , преобразователь 106 кодов.На фиг.5 представлена времейная диаграмма работы устройства при отсутствии отказов в сегментах микро- команд:ь с тактовые импуль сы на первом, втором и третьем выходах генератора 26 тактовых импульсов; А 1 - А 11 - коды адреса соответственно с первой по одиннадцатую микрокоманд М 1 - М 11; КО, - КО, - коды микроопераций; О, - О, - соответствующие им сигналы микроопераций; КК - метка конца команды; КР - метка конца работы.Устройство (фиг,1) работает следующим образом.В исходном состоянии триггер 27 установлен в нулевое состояние, в регистрах 18 и 19 адреса, в ячейках блоков 3 - 6 памяти записаны нулевые коды на группах информационных выходов блоков 1 - 6 сформированы нулевые коды, в полях 20.1 и 21.1 регистров 20 и 21 микроопераций соответственно записаны единичные сигналы меток конца команды, в полях 20.2 и 21.2 записаны нулевые коды (цепи установки в исходное состояние не показаны). По единичному сигналу, поступающему на вход 44 пуска устройства, триггер 27 устанавливается в единичное состояние. По сигналу с единичного выхода триггера 27 запускается генератор 26 тактовых импульсов. По заднему фронту тактового импульса на выходе 86 генератора 26 в регистр 18 адреса осуществляется запись кода адреса микрокоманды, поступающего с группы адресных входов 43 устройства, так как .коммутатор 9 адреса открыт для прохождения информации с группы входов 43 устройства единичными сигналами меток конца команды, поступающими с выходов полей 20.1 и 21.1 регистров 20 и 21 через элемент ИПИ 33 на управляющий вход коммутатора 9. Код адреса с группы выходов 91 ,регистра 18 через коммутатор 15 адреса поступает на группу адресных. входов блоков 1, 3 и 5 памяти. Коммутатор 15 адреса открыт нулевым сиг" налом с выхода элемента И 3 1. В соответствии с этим адресом на группах информационных выходов блоков 1,3 и 5 памяти формируются коды, записанные в соответствующих ячейках памяти и1на группах выходов 54,58(55,59) неисправностей, появляется код результатов контроля соответственно содержимого ячейки блоха 3 (4) памяти и сегмен тон сформированной микрокоманды. Одновременно с этим по заднему фронту тактового импульса с выхода 86 генератора 26 осуществляется запись кода микро- операций с выхода 74 микроопераций блока 8 коммутации в регистр 21 микроопераций, т.е. в данном случае, нулевого кода, Кроме этого, по переднему фронту этого же тактового импульса разрешается, а по заднему фронту 15 запрещается выдача информации из регистра 20(21) через коммутатор 10 на группу выходов 47 микроопераций устройства.Если в микрокоманде, сформирован О ной на группе информационных выходов 58 блока 1 памяти, искажения информации ни в одном из ее сегментов не обнаружено, т.е. на группе выходов 58 неисправности сформирован нулевой код, то 25 на группе выходов 71 резервного сегмента блока 7 коммутации и выходе 67 шифратора 24 формируются нулевые коды, на группе выходов 73 блока 7 коммутации - код микроопераций, на груп-ЗО пах выходов 75,80 и 77 - соответственно неизменяемая часть кода адреса очередной микрокоманды, модифицируемый разряд хода адреса и код проверяемых логических условий. Группа коммутатсров 11 и блок 32 элементов И закрыты нулевыми сигналами с группы выходов 58 неисправностей блока 1 памяти. На выходах элементов ИЛИ 34 и 36 сформированы нулевые сигО. налы.В зависимости от,значения проверяемого логического условия мультиплексором 28 осуществляется модификация модифицируемого разряда адреса оче редной микрокоманды. По переднему фронту тактового импульса на выходе 88 генератора 26 разрешается выдача информации, записанной в поле 21.2 регистра 21 через коммутатор 10 на 50 группу выходов 47 микроопераций устройства. Кроме этого, на выходе коммутатора 13 записи формируется импульс записи, так как на его управ." ляющий вход подан нулевой сигнал с 55 выхода элемента ИЛИ 34.По заднему фронту тактового импульса (на выходе 88 генератора 26) на выходе 89 коммутатора 13 формируется задний фронт импульсй записи,ло которому в блоки 5 и 3 памятизаписываются нулевые коды с группывыходов 67 шифратора 24 и с группывыходов 71 блока 7 коммутации, а также осуществляется запись с группы выходов 73 блока 7 коммутации кодамикроопераций в регистр 20, с группывыходов 75 блока и выхода 82 мульти-.плексора 28 кода адреса очередноймикрокоманды в регистр 19 адреса,запрещается выдача информации коммутатором 10 с выхода регистра 21 нагруппу выходов 47 микроопераций устройства,Так как на управляющий вход коммутатора 16 подан с выхода элемента И30 нулевой сигнал (элемент И 30 закрыт нулевым сигналом с выхода элемен-.та ИЛИ 36), то в соответствии с адресом, записанным в регистре 19, нагруппах информационных выходов 61,57и 53 блоков 2,4 и 6 памяти формируются коды микрокоманды и ячеек памятиблоков 4 и 6 памяти. Если на группевыходов 59 неисправностей блока 2 памяти микрокоманд сформирован нулевойкод, т.е. ни в одном из сегментовсформированной микрокоманды не зафиксировано искажение информации, то нагруппах выходов 72 (блока 8 коммута-;ции) и 68 (шифратора 25) формируютсянулевые коды. Блок 33 элементов И игруппа 12 коммутаторов закрыты нулевыми сигналами с группы выходов 59неисправности и на выходах элементов.ИЛИ 35 и 37 формируются нулевые сигналы. На группе выходов 74 блока 8коммутации - код микроопераций, а нагруппах выходов 76, 81 и 78 соответственно неизменяемая часть адресаочередной микрокоманды, модифицируемой разряд адреса и код проверяемыхлогических условий. Мультиплексор29 логических условий осуществляетмодификацию модифицируемого разрядаадреса аналогично описанному.По переднему фронту очередного тактового импульса на выходе генератора 26 разряжается выдача коммутатором 10 сигналов микроопераций с поля 20.2 регистра 20 на группу выхо," дов 47 микроопераций устройства. Если ни в одном из полей 201 и 21.1 регистров 20 и 21 не записан единичный сигнал метки конца команды, тог1275нулевым сигналом с выхода элемента ИЛИ 38 будет разрешено прохождение через коммутатор 9 кода адреса с выхода 83 мультиплексора 29 и с группы выходов 76 блока 8 коммутации. Прохождение ин,ор.адин с группы адресвходов -:3 устройства запрещено.Если же хотя бы в одном из регистров 20 и 21 записан единичный сигнал метки конца команды, то в этом слу чае прохождение информации с выхода 76 блока 8 коммутации запрещено. На выходе коммутатора 9 поступает код адреса с группы входов 43 устройства.По заднему Фронту этого же такта вого импульса на выходе 90 коммутатора 14 записи формируется задний фронт импульса записи, по которому в блоки 4 и 6 памяти записываются нулевые коды с группы выходов 68 и 79 соот ветственно шифратора 25 и блока 8 коммутации, а также осуществляется запись в регистр 21 кода микрсопераций с группы выходов 74 блока 8 коммутации и запись кода адреса с груп пы выходов коммутатора 9 в регистр 18, запрещается выдача коммутатором 10 сигналов микроопераций из регистра 20 на группу выходов 47 микро- операций устройства. ЗОПри отсутствии факта обнаружения искажений информации в сегментах, сформированной микрокоманды, устройство Функционирует аналогично описанному. Если в сформированной на груп пе выходов 60(61) блока 1(2) памяти 2-й микрокоманде зафиксировано искажение информации хотя бы в одном сегменте (отказ сегмента), то на группе выходов 58(58) неисправности 40 сформировывается позиционный код номеров отказавших сегментов, отличный от нулевого. Причем, если при предыдущем обращении к 2-й микрокоманде блока 1(2) памяти искажения информа ции ни в одном из ее сегментов заФиксировано не было или обращения к ней после установки устройства в исходное состояние не производилось, что означает, что в 2-х ячейках бло ка 3(4) памяти резервных сегментов и блока 5(6) памяти номеров отказавших сегментов записаны нулевые коды и восстановление информации за счет них невозможно. Так как в этом случае 55 блок 32(33) элементов И закрыт нуле- выми сигналами с выходов дешифратора 22(23), то на выходах коммутаторов 442 8гр бэппы 11(12) коммутаторов, соответствующих отказавшим сегментам, будут сформированы единичные сигналы обращений и при этом на выходе элемента ИЛИ 36(37) появляется единичный сиг-. нал, поступающий на выход 45(46) устройства и вход элемента И 30(31).При наличии на выходе 87 генератора 26 разрешающего сигнала открыт элемент И 30(31), единичный сигнал с выхода которого поступает на управляющий вход коммутатора 16(15), Этим запрещается прохождение через коммутатор 16(15) кода адреса, записанного в регистре 19(18), иразрешается прохождение кода адреса, записанного в регистре 18(19). Вследствие этого на группе выходов 61(60) блока 2(1) памяти Формируется такой же код микрокоманды, как и на группе выходов 60(61) блока 1(2) памяти. Если обращения в этой микрокоманде блока Ь2(1) памяти после установки устрой . ства в исходное состояние ранее не производилось или при обращении к ней отказов ее сегментов зафиксировано не было, то в соответствующих ячейках блоков 4(3) и б(5) памяти записаны нулевые коды. При этом блок 33(32) элементов И закрыт нулевыми сигналами с выходов дешифратора 23(22), поэтому на выходе элемента ИЛИ 34(35) сформирован нулевой сигнал. Если в сформированной на группе выходов 61(60) блока 2(1) памяти микрокоманде не зафиксировано искажение информации ни в одном из ее сегментов, что соответствует нулевому коду на группе выходов 59(58) неисправности , и выходах элементов ИЛИ 37(36) и И 31(30), то на выходах 74(73), 76(75 х), 78(77) блока 8(7) коммутации, аналогично описанному, Формируются коды операционной и адресной части и поля логических условий микрокоманды.Сформированный код поступает на группу входов 84(85) блока 7(8) коммутации где осуществляется замещение кодов отказавших сегментов микро- команды, сформированной на группе выходов 60(61) блока 1(2) памяти, кода ми соответствующих сегментов микрокоманды, сформированной по томуже адресу на группе выходов 61(60) блока 2(1) памяти. При этом на группе выходов 7 1(72) блока 7(8) коммутации формируется код .сегмента микрокоманды, имеющего наибольший номер из числа9 1275отказавших и замещенных (код старше-го из отказавших сегментов) кодомсегмента из противоположного плечаустройства с групп выходов 74(73),76(75) и 78(77) блока 8(7) коммутации.5Приоритетный шифратор 24(25) осуществляет преобразование унитарногопозиционного кода номеров отказавшихсегментов в двоичный код номера сегмента, код которого сформирован на 10группе выходов 71(72) блока 7(8) коммутации. По заднему фронту тактовогоимпульса с выхода 88(86) генератора26 осуществляется запись информациив регистр 19(18) адреса и регистр г 520(21) микроопераций. Кроме этого,на выходе 89(90) коммутатора 13(14)записи формируется задний фронт импульса записи, так как коммутатор13(14) записи .открыт для прохождения 20тактового импульса нулевым сигналом свыхода элемента ИЛИ 34(35). При этомв соответствующую адресу микрокомандыячейку блока 3(4) памяти записан кодстаршего из отказавших сегментов с 25группы выходов 71(72) блока 7(8) коммутации, а в ячейку блока 5(6) памяти - номер этого сегмента с выходаприоритетного шифрагора 24(25),Выдача информации на группу выходов 47 микроопераций устройства вданном случае организована аналогично описанному. Далее устройство функ -ционирует аналогично описанному. Если же при организации замещения отказавших сегментов г,-й микрокоманды,35сформированной на группе выходов60(61), блока 1(2) памяти окажется,что и в г-й микрокоманде блока 2(1)памяти будет обнаружен отказ хотя40бы одного из сегментов, то устройство функционирует следующим образом.Аналогично описанному на выходахгруппы 12(11) коммутаторов, соответствующих номерам отказавших сегмен 45тов, формируются единичные сигналыобращений, вследствие чего на выходеэлемента ИЛИ 37(36) формируется еди,ничный сигнал. Однако при этом единичным (нулевым) сигналом с выхода5087 генератора 26 запрещено прохождение сигнала с выхода элемента ИЛИ37(36) через элемент И 31(30) науправляющий вход коммутатора 15(16)адреса.55Этим исключается нарушение работыустройства при одновременном формировании на выходах группы 11 и груп 442 10пы 12 коммутаторов кодов отличных от нуля, т.е. не происходит переключения коммутатора 15(16) разрешающего прохождение адреса на группы входов 50(51) блоков 1(2), 3(4) и 5(6) памяти с выхода регистра 19(18) адреса, если по заднему фронту ближайшего тактового импульса с выходов 86 или 88 генератора 26 осуществляется запись информации в регистры 19(18) и 20(21) с групп выходов блока 7(8) коммутации, чему соответствует единичное (нулевое) значение тактового импульса на выходе 87 генератора 26. При этом блок элементов И 33(32) закрыт нулевыми сигналами с выходов дешифратора 23(22).Если в г-й микрокоманде, сформированной на группе выхода 61(60) блока 2 памяти, зафиксирован отказ хотя бы одного сегмента, номер которого совпадает с номером отказавшего сегмента г-й микрокоманды блока 1(2) памяти и восстановление информации за счет информаЦии, записанной в соответствующих ячейках блоков 3 и 4 памяти невозможно, то это означает, что на одноименных выходах группы 11 коммутаторов и группы 12, аналогично описанному, сформированы единичные сигналы обращений. Это совпадение номеров отказавших сегментов в обоих микрокомандах зафиксировано при наличии разрешающего сигнала на управляющем входе 49 коммутатора 17, как ошибка .в функционировании устройства.Разрешающий сигнал на входе 49 коммутатора 17 формируется тем же сигналом с выхода элемента ИЛИ 30(31), по которому было осуществлено переключение коммутатора 16(15) адреса, поступающим через элемент ИЛИ 40 на вход элемента 41 задержки. Задержка сигнала осуществляется на . время, необходимое для переключения коммутатора 16(15) адреса, формирование на выходах блоков 2(1), 4(3) и 6(5) кодов, соответствующих коду адреса, записанного в регистре 18) 19), и формирования сигналов обращений группой 12(11) коммутаторов, Этим самым предупреждается формирование ложного сигнала при переходных про" цессах и при обнаружении искажения информации в одноименных сегментах микрокоманд, сформированных на выходах блоков 1 и 2 памяти в соответ-, 11 1275ствии с разными адресами, т.е. сигналошибки формируется только в том слу-.чае, когда обнаружено искажение ин-,.формации в одноименных сегментахмикрокоманд, сформированных на выходах блоков 1 и 2 памяти по адресу,установленному или в регистре 18 илив регистре 19, при условии, что восстановление за счет информации, записанной в соответствующих ячейках бло Оков 3 и 4 памяти резервных сегментов,невозможно.Сформированный сигнал ошибки с выхода коммутатора 17 выдается на выход 48 ошибки устройства и через элемент ИЛИ 39 - на нулевой вход триггера 27 управления. Вследствие этоготриггер 27 устанавливается в нулевоесостояние, нулевым сигналом с его выхода запрещается выдача генератора 2026 тактовых импульсов, устройствопрекращает работу. Если же 1-й мик рокоманде, сформированной из группывыходов 61(60) блока 2(1) памяти, будет обиаружен отказ хотя бы одного 25сегмента, восстановление информациив котором невозможно за счет хода,записанного в 2-й ячейке блока 4(3)памяти, а при этом его номер не будет совпадать ни с одним из номеров ЗОотказавших сегментов Х-й микрокоманды, сформированной на группе выходов60(61) блока 1(2) памяти, то это будет означать отсутствие факта совпа;дения единичных сигналов обращения н З 5на одноименных выходах групп 11 и12 коммутаторов, т,е. отсутствиефакта ошибки..Вследствие этого на группах выходов 78(77), 76(75) и 74(73) аналогич-фно описанному формируется код резервной микрокоманды, которая поступаетна группу входов 84(85) блока 7(8)коммутации, где осуществляется замещение отказавших сегментов Х-й микрокоманды, сформированной на выхо дах блока 1(2) памяти, причем информация сегментов, номера которых соответствуют номерам выходов группы11(12) коммутаторов, на которых 50сформированы нулевые сигналы для восстановления отказавших сегментов микрокоманды, сформированной на выходахблока 1(2) памяти, не используются,Устройство функционирует аналогично 55описанному,По переднему фронту тактового импульса на выходе 88 генератора 26 442 12разрешается выдача информации из регистра 21(20) на группу выходов 47 микроопераций устройства, По заднему фронту этого импульса осуществляется запись информации в регистр 19(18) адреса и регистр 20(21) микроопераций, формируется задний фронт импульса записи, по которому в У-е ячейки блоков 3(4) и 5(6) памяти осуществляется запись соответственно номе-,ра старшего из отказавших сегментов 2-й микрокоманды блока 1(2) памяти, имеющего максимальный номер и его код, и т.дЕсли после этого при очередном обращении к 7-й микрокоманде блока 1(2) памяти искажения информации ни в одном из ее сегментов не обнаружено, т.е. причиной искажения информации был сбой, то, аналогично описанному, формируется код микрокоманды на выходах блока 7(8), коммутации и в 1-е ячейки блоков 5(6) и 3(4) записываются нулевые коды. Блок 32(33) элементов И при этом закрыт нулевыми сигналами с группы выходов 58(59) неисправности, на выходах группы 11(12) коммутаторов обращений сформирован нулевой код.Если в сформированной на выходах блока 1(2) памяти Х-й микрокоманде зафиксировано искажение информации хотя бы в одном из сегментов и при последнем обращении к ней после установки устройства в исходное состояние тоже зафиксирован факт отказа одного из сегментов, т.е, в Й-й ячейке блока 5(б) памяти записан код номера сегмента, отличный от нулевого, то устройство функционирует следующим образом. Двоичный код номера сегмента, поступающий с группы выходов 52(53) блока 5(6) памяти номеров от-., казавших сегментов, преобразуется дешифратором 22(23) в позиционный унитарный код номера сегмента 2-й микрокоманды, код которого записан в 1-й ячейке блока 3(4) памяти резервных сегментов.Если номер одного из отказавших сегментов совпадает с номером сегмента, код которого записан в У-й ячейке блока 3(4) памяти, т.е. в микрокоманде имеет место факт устойчивого отказа одного из сегментов, то на выходе соответствующего элемента И блока 32(33) элементов И появится единичный сигнал, так как он будетоткрыт единичными сигналами с соответствующих выхода дешифратора22(23) и выхода групп выходов 58(69) неисправности блока 1(2) памяти, благодаря чему на выходе элемента ИЛИ34(35) формируется единичный сигнал. При отсутствии на выходе 54(55) неисправности блока 3(4) памяти единичного сигнала, свидетельствующего о наличии искажения информации, за писанной в его ячейке на выходе группы 11(12) коммутаторов, соответствующем этому сегменту микрокоманды единичного сигнала обращения, не формируется, блок 7(8) коммутации органи зует замещение кода этого сегмента кодом, записанным в 1-й ячейке блока 3(4) памяти резервных сегментов. Далее устройство функционирует аналогично описанному, причем записи ин б формации в блоки 5(6) и 3(4) памяти производиться не будет, так как формирование импульса записи коммутатором 13(14) запрещено нулевым сигналом с выхода 54(55) неисправности 25 блока 3,(4) памяти и единичным сигналом с выхода элемента ИЛИ 34(35), свидетельствующим о повторении отказа одного из сегментов микрокоманды. ЗОЕсли же на выходе 54(55) неисправ-. ности блока 3(4) памяти сформирован единичный сигнал неисправности, то на соответствующем выходе группы 11(12) коммутаторов будет сформиро ван единичный сигнал обращения, так как соответствующий отказавшему сегменту, номер которого записан в ячейке блока 5(6) памяти, коммутатор открыт единичными сигналами с выходов 40 5(53) неисправности блока 3(4) памяти и с выхода группы выходов 58(59) неисправности блока 1(2) памяти.Далее устройство функционирует аналогично описанному, т.е. для отка.ф завших сегментов, восстановление информации в которых за счет информации, записанной в ячейке блока 3(4), невозможно по причине отказа в бло.ке 3(4) памяти или отсутствия в нем 5 О необходимой информации, организуется замещение кодами сегментов микрокоманды с выходов блока 8(7) коммутации. .Если при организации замещения отказавших сегментов микрокоманды, сфор- И мированной на выходах блока 1(2) па- мяти, будет зафиксирован факт повторения отказа какого-либо сегмента микрокоманды, сформированной на выходах блока 2(1) памяти, то при отсутствии единичного сигнала на выходе 55(54) блока 4(3) памяти, свидетельствующего о наличии искажения информации, записанной в ячейке памяти, организуется аналогично описанному замещение эа счет кода записан.-. ного в ячейке блока 3(4) памяти резервных сегментов.Этим обеспечивается сохранение работоспособности устройства при отказе пары одноименных сегментов (не более одной) одноименных микрокоманд для случая, когда в один иэ блоков Э или 4 памяти при предыдущем обращении к этой микрокоманде был записан правильный код этого сегмента,Формула изобретенияМикропрограммное устройство управления, содержащее два блока микрокоманд, два регистра адреса, два регистра микроопераций, два блока коммутации, коммутатор микроопераций,три коммутатора адреса, две группы элементов И, триггер, генератор тактовых импульсов, пять элементов ИЛИ, первый и второй элементы И н элемент задержки, причем группа выходов первого коммутатора адреса соединена с группой информационных входов первого регистра адреса, группы выходов первого и второго регистров адреса соединены с первыми группами информаци"онных входов соответственно второго и третьего коммутаторов адреса, группы выходов которых соединены с группами адресных входов соответственнопервого и второго блоков памяти микрокоманд, группы информационных выходов первого и второго блоков памяти микрокоманд соединены с первьжи группами информационных входов соот.- ветственно первого и второго блоков кбй мутации, первые группы выходов которых соединены с группами информаци-. онных входов соответственно первого и второго регистров микроопераций, группы выходов микроопераций первого и второго регистров микроопераций соединены соответственно с первыми и вторыми группами информационных входов коммутатора микроопераций, выходы немодифицируемых разрядов адреса, второй группы выходов первого блока коммутации .соединены с входами15 127 немодифицируемых разрядов адреса группы информационных входов второго регистра адреса, группы выходов неисправности первого и второго блоков памяти микрокоманд соединены соответственно с первыми входами соответствующих элементов И первой и второй групп элементов И, выходы которых соединены с соответствующими входами первого и второго элементов И, выход 10 третьего элемента ИЛИ соединен с входом элемента задержки, группа выходов коммутатора микроопераций является группой выходов микроопераций устройства, о т л и ч а ю щ е е с я 15 тем, что, с целью повышения достоверности за счет повышения устойчивостиустройства к сбоям и отказам в ячейках блоков памяти микрокоманд, в него введены два блока памяти номеров отказав ших сегментов, коммутатор ошибки, два коммутатора записи, две группы коммутаторов обращений, два дешифратора, два шифратора, два мультиплексора, два элемента ИЛИ и два блока памяти 35 резервных сегментов, каждый из которых включает блок оперативной памяти, информационный выход которого подключен к входу сумматора по модулю два, причем группа входов микроопераций З 0 устройства соединена с первой группой информационных входов первого комму. татора адреса, группа выходов разрядов немодифицируемой части адреса второго выхода второго блока коммутации соединена с входами немодифицируемых разрядов адреса второй группы информационных входов первого коммутатора адреса, вход "Пуск" устройства соединен с единичным входом триггера, единичный выход которого соединен с входом генератора тактовых импульсов, первый выход генератора тактовых импульсов соединен с входами синхронизации первого регистра адреса и второго регистра микроопераций, с первым управляющим входом коммутатора микроопераций, управляющим входом первого коммутатора записи, . второй выход генератора тактовых им пульсов соединен с входами синхронизации первого регистра микроопераций и второго регистра адреса, с вторым управляющим. входом Коммутатора микро- операций и управляющим входом второго 5 коммутатора записи, третий выход генератора тактовых импульсов соединен с первыми входами первого и второго 544216элементов И, группа выходов второгокоммутатора адреса соединена соответственно с группами адресных входовблока оперативной памяти первогоблока памяти резервных сегментов ипервого блока памяти номеров отказавших сегментов, а группа выходов третьего коммутатора адреса соединенас группами адресных входов блокаоперативной памяти второго блока па"мяти резервных сегментов и второгоблока памяти номеров отказавших сегментов группы, информационные выходыблоков оперативной памяти первого ивторого блоков памяти резервного сегмента соединены с вторыми группамиинформационных входов соответственнопервого и второго блоков коммутации,выходы сумматоров по модулю два первого и второго блоков памяти резервных сегментов соединены с первымивходами коммутаторов соответственнопервой и второй групп коммутаторов обращений, с первыми информационнымивходами соответственно второго и первого коммутаторов записи и третьимиинформационными входами соответственно первого и второго блоков коммутации, группы выходов неисправностейпервого и второго блоков памяти микрокоманд соединены с четвертыми Группами информационных входов соответственно первого и второго блоковкоммутации, группами входов соответственно первого и второго шифраторовгруппы выходов неисправностей первого и второго блоков памяти микрокоманд соединены с информационнымивходами соответствующих коммутаторов обращений соответственно первойи второй групп, группы выходов коммутаторов обращений первой и второйгрупп соединены соответственно с первой и второй группами информационныхвходов коммутатора ошибки, с группами входов соответственно четвертогои пятого элементов ИЛИ и с пятымигруппами информационных входов первого и второго блоков коммутации, третьи группы выходов которых соединеныс группами информационных входов блоков оперативной памяти соответственно первого и второго блоков памятирезервных сегментов, выходы элементов И первой и второй групп соединеныс инверсными управляющими входамисоответствующих коммутаторов первойивторой групп коммутаторов обраще-.ний соответственно и с шестыми груп