Генератор векторов

Генератор векторов работает в трех режимах; загрузки, сравнения и генерации.На этапе загрузки из ЭВМ (не показана) с информационного входа 12 генератора на входы блока 1 и формирователя 3 подаются значения координат начала Х Уи конца Х, У р вектора, При этом в формирователе 3 координаты Х, У р заносятся в соответствующие регистры, а координаты Хр,У р - в соответствующие счетчики,50 55 Изобретение относится к вычислительной технике и предназначено дляиспользования в контроллерах графических растровых дисплеев при форми 5ровании графических иэображений.Цель изобретения - повышение быстродействия генератора,На чертеже представлена блок-схема генератора векторов. 10Генератор векторов содержит арифметико-логический блок 1,. блок 2управления, формирователь 3 адреса,блок 4 памяти, элементы 2 И-ЗИ-ИЛИ 5-8,элементы 2 ИЛИ 9 и 10 и элемент ЗИЛИНЕ 11. Кроме того, схема содержитинформационный вход 12, вход 13 кодацветов и выход 14 генератора.Арифметико-логический блок 1 содержит регистры для хранения входных 20значений координат начала вектораХ, Ур и конца вектора Х, У, вычис"лители параметров ДХ = 1 Х к" Х р 1,аУ = (У- Ур 1, Н= 2 Л, Р = 2(ЛЛХ), В о -- 2 ДУ - йХ, В+, = (В; + 25+ И)7(В; + Р ); блоки сравнения ХсХр, Ур сУк,ДХ сДУ, В,)Оитриггеры для хранения результатовсравнения; регистры для хранения М,Р, В; генератор частот Р (тактовая)и Р (максимальная) и блоки управления и ввода данных из ЭВМ (не показаны).Блок 2 управления содержит элементы И и ИЛИ и предназначен для формирования сигналов управления счетчиками адресов текущих координат Х и У(не показаны).Формирователь 3 адреса предназначен для выработки адресов и сигналов 40управления памятью и содержит регистры для хранения координат Х, У;реверсивные счетчики, адресов текущихкоординат Х, У; блоки сравнения текущих координат с координатами Х, У45(не показаны),На этапе сравнения в блок 1 производитсясравнение координат Х с Хки У с У , Если при этом выявленоравенство Х р = Хили Ур = У, тоосуществляется переход к этапу генерации. Если равенство не выяЬлено,то производится вычисление а Х= Хк - Хн и аУ = У - Ур. Зятемсравниваются Д Х и ДУ, Если ДХ =а У, то осуществляется переходк этапу генерации, Если д Х Ф ДУ,то вычисляются коэффициенты Во- 2 дУ-дХ; И = 2 ДУ, Р= 2(4 У- ДХ). После этого осуществляетсяпереход к этапу генерации,Любой результат сравнения запоминается на соответствующем триггере и выдается на соответствующий выход блока 1. В итоге на выходах свторого по одиннадцатый блока 1 формируется комбинация логических "О"и "1", соответствующая направлениювектора. Эта комбинация используется для настройки блока 2 управленияи элементов 5-11, которые формируютсигналы инкремента или декрементасчетчиков Х, У формирователя 3, Элементы 5-8 являются коммутаторами,которые подают на входы соответствующих счетчиков либо сигналы отэлементов 9-11 е частотой Р при вымполнении одного из условий равенства Х р = Х, Х р= Уили ДХ = ЛУ,.либо сигналы от блока 2 управленияс частотой Р при невыполнении ниодного из условий равенства, Сигналс выхода элемента 11 блокирует повторым входам элементов 5-8 прохождение сигналов от блока 2 управленияпри выполнении хотя бы одного из условий равенства. При этом элементы9 и 1 О разрешают по четвертым входамэлементов 5-8 прохождение частотыР, на входы декремента или инкремента соответствующих счетчиков в зависимости от сигналов Х р )Х, Х р ХКфкоторые поступаютрйна третьи входы элементов 5-8.Этап генерации начинается сразупосле окончания этапа сравнения,Про.исходит выработка импульсов с частотой Р или Г , которые в зависимоститот режима работы вызывают модификацию значений счетчиков К, У. Эти значения передаются вместе с импульсамизаписи с выходов формирователя 3 наадресные входы блока 4 памяти, гдепроисходит запоминание соответствую5щих разрядов, из которых формируетсяизображение вектора. Процесс генерации продолжается до тех пор, пока вформирователе 3 не произойдет сравнение текущего значения счетчика Хсо значением Х и текущего значениясчетчика У со значением У. При этомс выхода формирователя 3 подаетсясигнал "Конец вектора" на вход блока1 О1, который прекращает выработку час-тоты,Наличие в блоке 1 регистров дляхранения параметров В, Р, И и триггеров для хранения результатов сравнения Хн с ХясХ - 5 позволяет совместить этап генерациитекущего вектора с этапами загрузкии сравнения следующего вектора.При генерации векторов, лежащих 20параллельно оси Х или У, а также подуглами, кратными 45 к оси, формирование текущих координат производится путем безусловной модификациизначений соответствующих счетчиков 25Х, Х. Поэтому скорость генерации определяется, в основном, быстродействием элементов, из которых выполнены блоки.При генерации векторов всех остальных направлений требуется производить расчет текущего значения параметра Р и сравнение его с нулем дляпринятия решения о модификации значений соответствующих счетчиков Х, У.Эти вычисления производятся в блоке 1,40 45 50 Отсюда следует, что генерация векторов в первом случае может выполняться примерно в 2 раза быстрее,чемво втором случае.Практическое применение целесообразно во всех графических дисплеях,например в системах отображения картографической информации где великадоля различных сеток, При отображении машиностроительных чертежей, гдедоля горизонтальных и вертикальныхлиний составляет до 803, увеличение скорости генерации векторов вдва раза вызывает снижение временивизуализации таких чертежей в 1,7раза,343Формула изобретенияГенератор векторов, содержащий арифметико-логический блок, информационный вход которого является информа.бронным входом генератора,первый выход которого соединен с такто, - вым входом блока управления, а с второго по восьмой выходы - с информационными входами блока управления, формирователь адреса и блок памяти, выход которого является выходом генератора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия генератора, он содержит четыре элемента 2 И-ЗИ-ИЛИ, элемент ЗИЛИ-НЕ и два элемента 2 ИЛИ, четыре выхода блока управления соединены с первыми входами элементов 2 И-ЗИ-ИЛИ, выходы которых подключены к управляющим входам формирователя адреса, информационный вход которого соединен с информационным входом генератора, выход формирователя адреса, подключен к входу сигнала конца вектора арифметико в логическо блока, девятый выход которого соединен с первыми входами первого элемента 2 ИЛИ и элемента ЗИЛИ-НЕ, десятый выход - с вторыми входами первого элемента 2 ИЛИ и элемента ЗИЛИ-НЕ и первым входом второго элемента 2 ИЛИ, второй вход которого и третий вход элемента ЗИЛИ-НЕ подключены к одиннадцатому выходу арифметико-логического блока, выход элемента ЗИЛИ-НЕ подключен к вторым входам элементов 2 И-ЗИ-ИЛИ,третьи входы которых подключены к восьмому, седьмому, шестому и пятому выходам арифметико-логического блока, четвертые входы первого и второго элементов 2 И-ЗИ-ИЛИ соединены с выходом первого элемента 2 ИЛИ, четвертые входы третьего и четвертого элементов И-ЗИ-ИЛИ соединены с выходом второго элемента 2 ИЛИ, пятые входы элементов 2 И-ЗИ-ИЛИ подключены к двенадцатому выходу .арифметико-логического блока, выходы группы формирователя адреса подключены к адресным входам блока памяти, информационный вход которого является входом кода цвета генера -тора.