Цифровой частотный детектор

СОЮЗ СОЯЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 19) (И) 6 04 Е 2714 Г 5 НИЯ ЕЛЬСТВУ льсы дале кие и гер 9 д ормиро ои упрдвлэлеме яет работ ты Ц 8, 117. В завис ра 9 произвоны тригг (с пе иодом входперепись кпамяти 4,к сравнени сов) блок на блрого ыделяется им равно сд алд нд другое иой частотно В режиме й телеграфи пройдя триг еле гр афныйдуемого сиги многолозицио тот выделен ер 10прео игндл, Цель и имлул разуется в тдостигается1 О и элемент в едением И 11,триггеров 9,2 ил,1 ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗ К АВТОРСКОМУ СВИ(56) Авторское свидетельство СССРЯ 1367130 кл. Н 03 1) 3/04, 1986.(54) ЦИФРОВОЛ ЧАСТОТНЬЙ ДЕТЕКТОР(57) Изобретеьие относится к радиотехнике, Цель изобретения - увеличение уровня выходного сиглалд в режиме многопоэиционной частотной телегрфии. Цифровой частотный детектор содержит формирователь 1 импульсов, фомирователь 2 управляющих импульсов,счетчик 3, блоки памяти 4, 7, блоксравнения 5, опорный генератор 6,элементы И 8, 1 и триггеры 9, 1 О. ВЧчастотно-манипулированный сигнал поступает на формирователь 1, Его корот поступают на тригатель 2, который четчика 3 и через рдботой блоков памости от состояния ится лоочередная сигнальных импульиз счетчика 3 в Эти коды поступают лд выходе кототульс длительностью, итель но сти переходного пр одного значения частоты иссле20 Изобретение относится к радиотехнике и может использонаться для демодуляции частотно-модулированных ичастотно-манипулированных сигналон в5радиоприемных и радиоизмерительныхустройствах,Цель изобретения - увеличение уровня выходного сигнала в режиме многопозиционной частотнол телеграфии10(МПЧТ ),На фиг, 1 приведена структурнаяэлектрлческая схема цифрового частотного детектора; на фиг, 2 - нременные диаграммы, поясняющие принцип работы детектора,Цифровой частотный детектор содержит Формирователь 1 импульсов, формирователь 2 управляющих импульсов,счетчик 3, первый блок 4 памяти,блок 5 сравнения, опорный генератор6, второй блок 7 памяти, первый элемент И 8, первыл 9 и второй 1 О триггеры и второй элемент И 11,Цифровой частотныл детектор работа.25ет следующим образом,Высокочастотный частотно-манипули"рованный сигнал подается на вход формирователя 1 импульсов перехода черезнуль ВхОднОГО сиГнала) из которо 30го формируются короткие импульсы(фи г, 2 а) . С выхода опорного генератора 6 на формирователь 2 и счетчик3 подаются тактовые импульсы (Фиг, 2 б), 1формиронатель 2 управляет работойсчетчика 3 и через первый 8 и второй3511 элементы И блоками 4 и 7 памяти,Первые тактовые импульсы, следующиеза сигнальными импульсами (фиг. 2 а,импульсы 1, 2, 3, 4. ,и, и+1, и+2,и+3), выделяются в формирователе 2 ипоступают на логические элементы И 8и 11, В зависимости от состояния перного триггера 9 производится перепись кода иэ счетчика 3 в первый блок 454 памяти или во второй блок 7 памяти(фиг. 2 в, 2 г, 2 д), В первый 4 и второй 7 блоки памяти записывается числовое значение длительности полуперно.дов, выраженное в двоичном коде.Вторые тактовые импульсы, выработан.ные в формирователе 2, подаются насчетчик 3 и устанавливают его в нулевое состояние (фиг, 2 е), В Формирователе 2 вырабатывается еще третий уп 55ранляющий импульскоторый по временисовпадает с первым и вторым тактовымиимпульсами. Этот им)гульс подается навход блокировки счетчлка 3, прекращая его запуск первыми двумя тактовыми импульсами опорного генератора 6,В результате счетчик 3 заполпнется в течение периода входного сигнала тактовыми импульсами до появленияследующего сигнального импульса(Фиг. 2 а, импульс 1), после которогоочередной тактовый импульс через первый логический элемент И 8 производитперепись кода из счетчика 3 во второй блок 7 памяти (Флг. 2 д). С появлением следующего сигнального импульса (фиг. 2 а, импульс 2) очередной тактовый импульс через второй элемент И11 производит перепись кода иэсчетчика 3 в первый блок 4 памяти(фиг. 2 г), Таким образом, в первый 4и второл 7 блоки памяти перепись кодаиз счетчика 3 (импульсами с первогои второго элементов И 8, 11) происходит поочередно с периодом входныхсигналах импульсов,Отсюда следует, что коды, записанные в первый 4 и второй 7 блоки памяти, равны н случае если частотавходного сигнала не изменяется,При иэменегии частоты (периода)входного сигнала (Фиг. 2 а, импульсы1, 2 и 2, 3,и, п+1, и и+1, и+2),если предыдущии период отличается подпительности от последующего периода,то это приведет к записи разных кодов в первый 4 и второй 7 блоки памяти,На выходе блока 5 сравнения в случае равенства входных кодов А=В возник).ет напряжеггиеравное лог. "1".При неравенстве кодон (входных) АВна выходе блока 5 сравнения возник аетнапряжение, равное лог, "О" (Фиг. 2 ж),после появления импульсон 3 и и+2(фиг, 2 а), Как только измене ние частоты (периода) входного сигнала прекратится, на выходе блока 5 сравненияснова установится сигнал с уровнем1 1л о г, 1 после появления импульсов4 и п + 3 ( Фи г, 2 а ) .С выхода второго триггера 1 О и риработе в режиме МПЧТ выделяется н авыходе 1 т еле гр афный сигнал (Фи г, 2 з ) ,Н а выходе 1 1 выделяется импульсдлительностью , р а н ной длительностипереходного процесса с одного э н а ч ени я частоты исследуемого сигнала н адругое значение частоты исследуемогоси гнапа,Формула изобретенияЦифровой частотный детектор, содержащий последовательно соедчненггые. Кравцова Тираж 524 1 од сно ВНИИ 11 И Государственного коми11303 5, Мос ГКНТ С ета по изобретениям и открытиям иа, ЖРаушская наб д, 4/5 1 роизводственно-издательский комбинат "Патент", г.ужго агарина, 101 формирователь иьгульсовформирователь уравляющих имульсов, счетч к, пер - вый блок памяти и блок сравненя тактовый вход формрователя управляющих импульсов соединен со счетым входом счетчик а и выходом опорно го ге нер атора, выход импульсов блокировки формирователя управляющих импульсов соеди -нен с входом блокировки счетчика атакже второй блок памяти и первыйэлемент И, о т л и ч а ю щ и й с ятем, что, с целью увеличения уровнявыходного сигнала в режиме многопозиционной частотной телеграфии, в него введены два триггера и второй элемент И, причем вход синхронизациипервого триггера соединен с выходом 3 6формирователя импульсов прямой и инверсныйвыходы первого триггера соединены с первыми входами первого ивторого элементов И соответственно,соединены г выходом импульсов записи формирователя управляющих импульсов, причем выход второго элемента Исоединен с входом заиси первого блока памяти, выход первого элемента Исоединен с входом записи второго блока памяти, входы которого соединеныс входаьи первого блока памяти, а выходы второго блока памяти соединеныс вторыми входами блока сравнения,выход которого соединен со счетнымвходом второго триггера,