Устройство для формирования последовательных сложных сигналов

35 Изобретение относится к радиотехнике, может использоваться при построении передатчиков систем связи с шумоподобными сигналами и является усо 5вершенствованием устройства по авт.св.1259510,Цель изобретения - понышение помехоэащищенности путем оперативного управления параметрами сигнала. 10На фиг, 1 приведена структурнаяэлектрическая схема устройства; нафиг. 2 - структурная электрическаясхема блока памяти; на фиг. 3 - структурная электрическая схема двухфазного формирователя синусоидапьных колебаний,Устройство содержит тактовый генератор 1 двухфазный формирователь 2синусоидальных колебаний, делитель 3частоты, формирователь 4 кодовых последовательностей, коммутатор 5, управляемый делитель 6 частоты, регулируемый усилитель 7 блок 8 памяти, содержащий запоминающие устройства 9-12 и 5счетчик 13 адресов, Двухфазный формирователь 2 синусоидальных колебанийсодержит распределитель 14 импульсов,первый 15 и второй 16 блоки коммутаторов, первый 17 и второй 18 блоки клю-З 0чей и источник 19 постоянных напряжений,Устройство для формирования последовательных сложных сигналов работаетследующим образом.Перед началом запуска оператор с1пульта управления по и-разрядной входной шине записывает последонательности двоичных чисел в запоминающие устройства 9-12 блока 8 памяти, В эависимости от заданного закона измененияпараметров это могут быть линейно нарастающие или линейно убывающие и-разрядные двоичные числа, числа, иэменяющиес по гиперболическому закону и 45т.д а также одинаковые числа, чтообеспечивает постоянство параметровсигналов.Пусть, например, в блоке 8 памятипредварительно записаны двоичные числа, убывающие по линейному закону.Тогда для и 4 эта последовательностьвыглядит так; 1001, 10000001(двоичные числа свыше 1001 в данномслучае не используются). Сначала коэффициент деления делителя 6 частотыустанавливается равным 9/1 О,Импульсы с ныхода делителя 6 частоты поступают на тактовый вход двухфазного формирователя 2 синусоидальныхколебаний, т. е, на вход распределителя 14 импульсов, число выходов в котором равно и, и далее на делитель 3частоты, импульсная последовательность с выхода которого подается навход формирователя 4 кодовых последовательностей. На его выходе образуется М-последовательность с периодомповторения 2 - 1, где р - число раэрядов в регистре, охваченного обратнойсвязью, Эта кодовая последонательность является огибающей сложного сигнала и определяет длительность одногоинформационного симнола,Одновременно с манипулирующейМ-последовательностью формируютсяи синусоидальные колебания иэ той же тактовой частоты. Для этого импульсы си выходов распределителя 14 импульсовпоступают на сигнальные входы блоков15 и 16 коммутаторон, На управляющиенходы этих блоков с выходов блока 8памяти подаются и-разрядные числа, которые устанавливают начальные фаэы цсигналов 1, и Б . Блоки 15 и 16коммутаторов подключают выходы распределителя 14 импульсов на управляющиевходы блоков 17 и 18 ключей, Алгоритмподключения определяется двоичнымчислом. Так, например, если поступаетчисло 0000, то в блоке 15 коммутаторов первый вход соединяется с первымвыходом, второй вход - с вторым выходом и т.д. и-й вход с и-м выходом,Если на другом входе имеется число0010, то в блоке 16 коммутаторов пер-.вый вход соединяется с вторым выходом,второй вход - с третьим и т,д и-йвход - с первым ныходом, т,е. осуществляется циклический сдвиг на один шаг,Поэтому блоки 17 и 8 ключей подключают напряжения с выходов источника19 постоянных напряжений, которые пофазе отличаются на один шаг дискретизации. На выходах двухфазного формирователя 2 синусоидальных колебанийформируются гармонические сигналы нида.0=А в 1 и ы 1;2 К1 уА з 1 и (йй+ )иЕсли изменять двоичные числа на входах , и 1то фазовые сдвиги сигналов друг относительно друга иэменя 2 Х 2 ются в диапазоне-2 Н через шаг ,и иСигналы б, и Ц,1 поступают на аналоговые входы коммутатора 5, а наего управляющий вход - 11-нос едовдтельность, В момент поступления импульса срабатывает один ключ и разрешается прохождение сигнала Б, в момент поступления паузьь срабатывает другой ключ и разрешается прохождение сигнд.ьа У .Фазоманипулированный сигнал поступает на вход регулируемого усилителя 7 и появляется на еГо выходе с коэффициентом передачи, равным 2, 2, 2, 2,т.е.усили 3 т 1 о вается в 9 раз,что определяется двоичным числом 1001, установленным на его входе,Таким образом, формируется первый информационный символ, который поступает на выход устройства, Остальные символы кодовой последовательности формируются с той же частотой и с той же амппитудой, что и первый, так как импульсы, которые поступают с выхо - да делителя 3 частоты на синхровход блока 8 памяти, не изменяют адреса в счетчике в течение одного периода М- последовательности. При этом фаза сиг 21напа равна 0 илив эдвисимости от того, что является элементом манипуляции - минус или пауза, Счет ик 13 адреса в блоке 8 памяти изменяет свой адрес на один шаг и коэффициент деления в делителе 6 частоты становит ся равным 8/10, Частота тактовых импульсов на входе двухфазного формирователя 2 синусоиддльных колебаний уменьшается, Следовательно, увеличивается длительность информационной посылки кодовой И-последовательности 1 н одновременно уиеньшяется коэвенднент усиления регулируемого усилителя 7При этом изменяется частота несущей в двухфазном формирователе 2 сину 5соидальных колебаний, фаза у стано 2 нвится равной , а с =, Послег иокончания этого периода И-последовательности вновь происходит переключение счетчика 13 адреса и т.д,Формула изобретенияУстройство для формирования последовательных сложных сигндлов по авт.св. У 1259510, о т л и ч а ю щ е е с ятем, что, с целью повышения помехоэ- ащищенност путе м опер дтив но го управления параметрами сигнала, введеНыуправляемый делитель частоты, блокпамяти и регулируемый усилитель, причем выход тактового генератора соединен с тактовым входом двухфазного формирователя синусоидальных колебанийчерез управляемый делитель частоты,управляющий вход устройства подключенк управляющему входу двухфазного формирователя синус оиддльных колебанийчерез блок пдмяти, выход коммутатора 30соединен с выходом устройства черезрегулируемый усилитель, а выход делителя чдстоты подключен к входу синхронизации блока памяти, второй итретий выходы которого соединены с 35 управляющими входами соответственноуправляемого делителя частоты и регулируемого усилителя,1566504 Редактор О, Головая ир аж ениям и нская на роизв,ясз ивино-издагельсюш комбинат "1 атент , г, Ужгор л, Гагарина, 1 аказ 1229 ЯПП 1 И Го с у ч;тяеннс 11303 оставитсль Л,Котиковехред М.Дидык коп 1 тета по изобр Москва, Ж, Ра Корр ектор Г 1, (: амборс к аяПодписное крьтиям при ГКНТ СС(,Рдв /5