Формирователь цифрового телевизионного сигнала

(088.8 рскоеН 04 кое свН 04 видетельство СССИ 5/14, 1979.детельство СССРМ 7/12, 1981 т -реобто л н з р и дине обра ер вл а теля инфо лоха пе еоноГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ радиотехническии инсти(54) (57) 1. ФОРМИРОВАТЕЛЬ ЦИФРОВОГОТЕЛЕВИЗИОННОГО СИГНАЛА, содержащийаналого-циФровой преобразователь,вход которого .объединен с входамиобнаружителя одноэлементных деталей,обнаружителя фронтов и обнаружителягрупповых структур и является входомформирователя цифрового телевизионного сигнала, элемент ИЛИ, первый ивторой входы которого подключены квыходам соответственно обнаружителяодноэлементных деталей и обнаружителя фронтов, и Формирователь разрядов признака режима, выход которогоподключен к первому информационномувходу коммутатора, о т л и ч а ю -щ и й с я тем, что, с целью повышения точности формирования цифровоготелевизионного сигнала, в него введены преобразователь кода, Формиро-.ватель информационных разрядов, блокзапрета и счетчик импульсов, входкоторого является входом сигналауправления, а выходы подключены куправляющим входам коммутатора, второй информационный вход которого соединен с выходом формирователяинформационных разрядов, первый входпреобразователя кода подключен квыходу аналого-цифрового преобразователя, пять входов - к соответствующим входам Формирователя разрядовпризнака режима и формирователя ин-,формационных разрядов, информационный вход блока запрета соединен свыходом элемента ИЛИ, управляющийвход объединен с вторым входом преобразователя кода, с первыми управляющими входами формирователя разрядов признака режима и формирователя информационных разрядов и подключен к выходу обнаружителя группо Бвых структур, а выход подключен ктретьему входу преобразователя кода и %УФк второму управляющему входу Формирователя информационных разрядов,Форярователь по п. ч а ю щ и й с я тем, ватель кода содержит ки, входы которой объ ются первым входом пр кода, а выходы подкл рмационным входам б распределения разрядов, информациные выходы которого соединены с сответствующими информационными входами первого, второго и третьего блоков памяти, управляющие входы которых соединены с соответствующимивыходами распределителя импульсов,выходы первого блока памяти являютсяпервым выходом преобразователя кода и подключены к соответствующимвходам Формирователя разрядов признака режима и формирователя информационных разрядов, выходы второго и,35 третьего блоков памяти являются соответственно вторым и треТьим выходами :преобразователя кода и подключены к соответствующим входам Формирователя информационных разрядов, выход элемента ИЛИ является четвертым выходом преобразователя кода и подклю-. ,чен к первому управляющему входу блока перераспределения разрядбв, второму управляющему входу формирователя разрядов признака режима и к третьему управляющему входу формирователя информационных разрядов, выИзобретение относится к телевизионной технике и может использоваться в вещательном и прикладном телевидении для передачи сигналов в цифровой Форме. 5Цель изобретения - повышение точности формирования цифрового телевизионного сигнала.На Фиг. 1 представлена структурная электрическая схема Формировате О ля цифрового телевизионного сигнала;. на фиг. 2 - структурная электрическая схема блока перераспределения разрядов, на фиг. 3 - структурные электрические схемы блоков памяти и Формирователей признаков режима и . информационных разрядов, на Фиг. 4 и 5 - временные диаграммы, поясняющие работу Формирователя цифрового телевизионного сигналя.. 20 формирователь цифрового телевизионного сигнала (Фиг. 1) содержит аналого-цифровой преобразователь (АЦП) 1, выход которого подключен к первому входу преобразователя 2 кода, а вход через последовательно соединенные дифференцирующий усилитель 3, обнаружитель 4 одноэлементиых деталей, элемент ИЛИ 5 и блок 6 запрета - к третьему входу преобразователя. 2 кода. К выходу дифференцирующего усилителя 3 подключен обнаружитель 7 Фронтов, выход которого соединен с вторым входом элемента ИЛИ 5, и обнаружитель 8 групповых структур, выход которого сое-, динен с управляющим входом блока 6 ход элемента ИЛИ подключен к входуинвертора, выход которого являетсяпятым выходом формирователя кода иподключен к второму управляющемувходу блока перераспределения разрядов, к третьему управляющему входуФормирователя разрядов признака режима и к четвертому управляющему вхо"ду Формирователя информационных разрядов, первый вход элемента ИЛИ является вторыМ входом преобразователя кода,а второйвход элементаИЛИ-третьим входомпреобразователя кода . запрета, вторым входом преобразователя 2 кода, первым управляющим входом Формирователя 9 информационных разрядов и первым управляющим входом Формирователя 10 разрядов признаков режима. Выход блока 6 запрета подключен к .второму управляющему входу формирователя 9 информационных разрядов. Выходы Формирователей 9 и 10 подключены к информационным входам коммутатора 11, управляющие входы которого подключены к выходам счетчи ка 12 импульсов, управляемого частотой импульсов, в 8/3 раза большей частоты дискретизации Г.Преобразователь 2 кода содержит линию 13 задержки, блок 14 перераспределения разрядов, первый, второй и третий блоки 15-17 памяти, распределитель 18 импульсов, управляемый частотой дискретизации Р, элемент ИЛИ 19 и инвертор 20., Блок 14 перераспределения разрядов (фиг. 2) содержит элементы ЦЛИ 21-32 и элементы И-ИЛИ 33-35. При этом первым управляющим входом 36 блока 14 является первый вход элемента ИЛИ 21 и первый вход элемента ИЛИ 22, а вторым управляющимвходом 37 является один из входов элемента И-ИЛИ 33. Блок 15 памяти (фиг, 3) содержитрегистры 38-1. - 38-7 сдвига, блок16 памяти - регистры 39-1 - 39-3сдвигаблок 17 памяти - регистры40-1 и 40-2 сдвига. При этом выходы41-47 являются выходом блока 14 иподключен к соответствующим входамблоков 15 - 17 памяти.Формирователь 10 разрядов признаков режима (Фиг, 3) выполнен на элементе И-ИЛИ 48, формирователь 9 информационных разрядов (фиг. 3)на элементах И-ИЛИ 49-54,Обнаружитель 4 одноэлементных де,талей содержит первую и вторую линии задержки, смеситель, фазоинверс-. 10ный каскад, первую и вторую схемысовпадения, усилитель с регулируемымкоэффициентом усиления, двухсторонний ограничитель по максимуму и детектор, обнаружитель 7 фронтов содержит ограничитель по максимуму,детектор уровня помех, Фильтр нижнихчастот, Фазоинверсный блок, первыйи второй пороговые блоки, первый ивторой блоки сжатия длительности импульсов, первый и второй ограничители по минимуму, обнаружитель 8 групповых структур состоит из первогои второго фазоинверсных каскадов,первой и второй линии задержки, первой и второй схемы совпадения, первого и второго ограничителей и смесителя.Формирователь цифрового телевизионного сигнала работает следующим30 образом.Телевизионный аналогичный сигнал с верхней граничной частотой Рв6 МГц (Фиг. 4 а) поступает на АЦП 1, где дискретизируется с частотой Г 352 Г и преобразуется в цифровуювформу. При этом в случае 8-разрядного квантования (и = 8) выходная скорость будет равна (фиг. 4 б)40В = Р и = 2 Г п = 2 6 8 = 96 Мбит/с.вПолученный цифровой поток подается на преобразователь 2 кода. Одновременно входной сигнал поступает на вход анализатора структуры сигнала. Для удобства анализа сигнал дифференцируется в дифференцирующем усилителе 3 и поступает на обнаружители 4, 7 и 8 одноэлементных деталей, фронтов и групповых структур соответственно, На выходе элемента ИЛИ 5 будут появляться импульсы, соответствующие прохождению в сигнале одноэлементных деталей, фронтов и групповых структур, на выходе обнаружителя 8 группо вых структур - импульсы, соответствующие прохождению только групповых структур которые в целях однозначности анализа подаются на управляющий вход блока 6 запрета и запрещаютпрохождение импульсов на третийвход преобразователя 2 кода во времени следования групповых структур, асами проходят на второй вход преобразователя 2 кода. Последний преобра.зует исходный цифровой сигнал взависимости от режима кодированияследующим образом.1. В случае отсутствия сигналана выходе обнаружителей 4, 7 и 8,т.е. при передаче участков постояннойи медленно изменяющейся яркости, преобразование осуществляется так, чтоиэ трех подряд следующих 8-разрядных кодовых комбинаций К, К иК+ 1 передается информация толькооб одной из них путем формированияновой 8-разрядной кодовой комбинации, содержащей один разряд ("О")признака первого режима кодированияи семь разрядов (разряды 8-2) (К --1)-ой кодовой комбинации. При этомскорость выходного цифрового потокасоставит (фиг4 в)В = - и Г = - 812 = 32 Мбит/с.1 1,3 ь 32. В случае, когда обнаруживаютсямелкоструктурные компоненты, выбирается один из двух режимов преобразования кода:а) при обнаружении Фронтов видеоимпульсов и одноэлементных деталейобеих полярностей из кодовых комбинаций тп - 1, тп и тп + 1 формируетсяновая 8-разрядная кодовая комбина 11 иция, содержащая два разряда ( 1 и"О") признака второго режима кодирования и по три старших разряда каждой из кодовых комбинаций в - 1 ив. Общая скорость сигнала на выходебудет равна (фиг. 4 г)В = в (2 + 3 + 3) 12 = 32 Мбит/с.13б) при обнаружении групповыхструктур передают информацию о каждой из трех исходных кодовых комбинаций У - 1, В и В + 1 путем формирования новой 8-разрядной кодовойкомбинации, содержащей два разряда(" 1" и " 1") признака третьего режима кодирования и по два старших раз-,ряда каждой из кодовых комбинацийВ - 1, 2 и В + 1. Скорость передачицифрового сигнала составит (фиг.4 )В = -(2 + 2 + 2 + 2)121332 Мбит/с1163487 йод старшим в режимах 2 понимается группа их трех (или двух) разрядов, причем первым из этих разрядов является наивысший единичный разряд из разрядов 8 о, исходной кодовой 5 комбинации, либо разряд 2, если в разрядах 8-3 единичные разряды отсутствуют. Два других (или один) раз. ряда берутся те же,что и в исходной кодовой комбинации после первого выбранного разряда; а если старшим является разряд 2 ь, то после него передается разряд 1 а (и добавляется "0" для режима 2). Для этого в преобразователе 2 кода осуществляются соответствующие перераспределения разрядов в каждой комбинации. Благодаря такому выбору старших разрядов, малые изменения яркости на темном фоне (т.е. изменения в младших разрядах) воспроизводятся на приеме как большие, что приводит к контрастному подчеркиванию таких участков. Пропущенные кодовые комбинации в режимах 1 и 2 восстанавливаются на приемной М стороне путем экстраполяции. Считывание разрядов происходит путем воздействия на коммутатор 11 сигналов со счетчика 12 импульсов, управляемого импульсами частоты - Р = - 12 = 32 МГц (фиг. 5 и), При 8 83 ф 3каждом импульсе счетчик 12 импульсов переключается в одно из восьми состояний и отпирает соответствующий канал коммутатора 11, При этом последовательно передаются сначала разряды признака режима, далее - информационные разрядй. Таким обра. зом, на выходе образуется равномерный двоичный поток информации со Преобразователь 2 кода работаетследующим образом.Исходные кодовые комбинации сигнала от АЦП 1 в параллельном 8-раз-рядном коде задерживаются линией 13задержки на время анализа и поступают на блок 14 перераспределения разрядов, Одновременно с появлением наего входах разрядов каждой первойкодовой комбинации из трех объединяемых, на втором и третьем входах преобразователя 2 кода начинают действовать сигналы признака режима кодирования (фиг. 5 ж, з), вырабатываемые49анализатором структуры сигнала, изкоторых в элементе ИЛИ 19 формируютсянеобходимые управляющие сигналы. На фиг. 5 в качестве примера рассматри 4ваются две формируемых кодовых комбинации и каждая из трех исходных, причем первая формируемая кодовая комбинация кодируется в режиме а, другая - в режиме б, В блоке 14 для режима 1 разряды 8 оисходной ко- Ф довой комбинации передаются без изменений, а для режимов 2 разряды каждой кодовой комбинации перераспределяются по указанному правилу. В элементах ИЛИ 21-32 для этих режимов55 определяютСя три разряда каждой кодовой комбинации, которые являются " старшими. Эти разряды и проходят да. Е леечерез элементы И-ИЛИ 33-35, вкачестве новыхразрядов 8-6 каждойкодовой комбинации. Разряды 5-2 проходят на выход без изменения. Приэтом в выходной 7-разрядной кодовойкомбинации только в режиме 1 используются в дальнейшем все семь разрядов, Для режимов 2 используются разряды соответственно 8-6 и 8, У перераспределенных кодовых комбинаций,Полученные 7-разрядные кодовыекомбинации далее поступают на блоки15-17 памяти, в которых с помощьюимпульсов с трех выходов распределителя 18 (фиг, 5 а, б, в), управляемого частотой Р = 12 МГц, осуществляется объединение каждых трех кодовых комбинаций. Причем число входов,блока 15 памяти для первой кодовойкомбинации равно семи, для блока 16памяти - трем, для блока 17 памяти - ,двум, что соответствует максимально- используемому числу разрядов в этих комбинациях, которые.и записываются в них. На выходах блоков 15-17 памяти последовательно появляются указанные разряды в параллельном коде для каждой комбинации (фиг. 5 г, д,е).В зависимости от режима необходимые информационные разряды будут. появляться согласно:описанному алгоритму на выходе формирователя 9 в параллельном коде для каждой комбинации и будут сохраняться в течение трех интервалов дискретизации. Выбор разрядов осуществляется элементами И-ИЛИ 49-54 формирователя 9, управляемых сигналами признака режима с второго и третьего входов преобразователя 2 кода. Разряды приз. нака режима формируются на выходе Формирователя 10.скоростью, втрое меньшей, чем уисходного (фиг. 5 к). Предлагаемый формирователь цифрового телевизионного сигнала благодаря введению в него блока запрета и преобразователя кода с перераспре.делением разрядов позволяет при тойже степени уменьшения избыточностицифрового телевизионного сигнала5 повысить точность его Формированиябез ухудшения качества.1163487 1 О Р т им 7 заряд Инюормаиионнь жим кадироаанцасткод пасшаянрк асти аи режима Ге8 7 Ыб 9 УЪ" В 7887 Разрндь Янформаидонньпризнака разрядыежима Режим кадироаания срраща 6 и адиозлеменщныхдеталей И+1 та т+УИ К К У 8 ИРазряды информационньпризнака разрядырежима Ре жим кодираданиягрупповых структур